[发明专利]一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法

摘要

本发明属于功率半导体器件技术领域，涉及一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法。本发明在LIGBT器件结构的基础上增加了载流子存储层和纵向的槽栅结构，起到载流子存储作用，增强电导调制效应和减小器件导通压降；用分离栅包裹栅极的侧面，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降与关断损耗的折中；减少了器件的栅电荷，降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；在关断初期自偏置MOSFET开启，抽取漂移区的过剩载流子，降低关断时间，减少了关断损耗；槽栅底部的厚氧化层能够减少栅极拐角处电场，有效增加击穿电压，提高器件可靠性；薄的栅氧化层能够降低器件的阈值电压，并能提高闩锁电流密度。

主权项

1.一种具有自偏置PMOS的横向沟槽型IGBT，包括自下而上依次设置的第二导电类型半导体衬底(1)、隔离介质层(2)、第一导电类型半导体漂移区(3)；以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为x轴方向、器件垂直方向为y轴方向、器件纵向方向即第三维方向为z轴方向；沿z轴方向，第一导电类型半导体漂移区(3)的上层两端分别设置有集电极结构和发射极结构；所述集电极结构包括第一导电类型半导体缓冲区(4)，嵌入设置在第一导电类型半导体缓冲区(4)上层的第二导电类型半导体集电区(5)和位于第二导电类型半导体集电区(5)上表面的第一金属化集电极(6)，所述第二导电类型半导体集电区(5)位于第一导电类型半导体缓冲区(4)上层远离发射极结构的一侧，且第二导电类型半导体集电区(5)的上表面与第一导电类型半导体缓冲区(4)的上表面齐平；所述发射极结构包括第一导电类型半导体电荷存储区(15)、设置在第一导电类型半导体电荷存储区(15)上层的第二导电类型半导体基区(7)、并列设置在第二导电类型半导体基区(7)上层的第一导电类型半导体发射区(8)和第二导电类型半导体发射区(9)，第一导电类型半导体发射区(8)和第二导电类型半导体发射区(9)的上表面具有第一金属化发射极(10)，所述第一导电类型半导体发射区(8)和第二导电类型半导体发射区(9)是沿x轴方向并列设置，第二导电类型半导体基区(7)、第一导电类型半导体发射区(8)和第二导电类型半导体发射区(9)位于远离集电极结构的一侧；沿x轴方向，发射极结构位于第一导电类型半导体漂移区(3)上层的一端；其特征在于：/n沿x轴方向，第一导电类型半导体漂移区(3)上层相对于发射极结构的另一端具有第一沟槽栅结构，第一沟槽栅结构沿z轴方向的宽度大于发射极结构的宽度，且第一沟槽栅结构超出发射极结构的部分还沿x轴方向延伸至完全覆盖发射极结构的侧面；第一沟槽栅结构包括第二发射极(12)和设置在第二发射极(12)侧壁和底壁的第一栅介质层(11)；沿x轴方向，第一沟槽栅结构靠近发射极结构的一端还具有第二沟槽结构，第二沟槽结构包括第一栅电极(14)和设置在第一栅电极(14)侧壁和底壁的第二栅介质层(13)，第二栅介质层(13)与第二导电类型半导体基区(7)和第一导电类型半导体发射区(8)接触；沿z轴方向，第一沟槽栅结构远离发射极结构的一侧设置有第二导电类型半导体掺杂区(18)、嵌入设置在第一导电类型第二导电类型半导体掺杂区(18)上层的第一导电类型半导体掺杂区(17)和嵌入设置在第一导电类型半导体掺杂区(17)的上层的第二导电类型半导体掺杂区(16)；第二导电类型半导体掺杂区(16)、第一导电类型半导体掺杂区(17)和第二导电类型半导体掺杂区(18)均与第一栅介质层(11)接触；第二导电类型半导体掺杂区(16)上方设置有第三金属化发射极(19)；第二栅介质层(13)侧壁的厚度小于第一栅介质层(11)侧壁的厚度；第一导电类型半导体掺杂区(17)和第二导电类型半导体掺杂区(16)的上表面与第一导电类型半导体漂移区(3)的上表面平齐，水平方向延伸到半元胞边界；第一导电类型半导体电荷存储区(15)的掺杂浓度大于第一导电类型半导体漂移区(3)的掺杂浓度；第一导电类型半导体掺杂区(17)掺杂浓度高于第一导电类型半导体漂移区(3)的掺杂浓度；第二导电类型半导体掺杂区(18)的掺杂浓度高于第一导电类型半导体漂移区(3)的掺杂浓度。/n