[发明专利]一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法

说明书

本发明属于功率半导体器件技术领域，涉及一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法。本发明在LIGBT器件结构的基础上增加了载流子存储层和纵向的槽栅结构，起到载流子存储作用，增强电导调制效应和减小器件导通压降；用分离栅包裹栅极的侧面，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降与关断损耗的折中；减少了器件的栅电荷，降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；在关断初期自偏置MOSFET开启，抽取漂移区的过剩载流子，降低关断时间，减少了关断损耗；槽栅底部的厚氧化层能够减少栅极拐角处电场，有效增加击穿电压，提高器件可靠性；薄的栅氧化层能够降低器件的阈值电压，并能提高闩锁电流密度。

技术领域

本发明属于功率半导体技术领域，具体涉及一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法。

背景技术

绝缘栅双极晶体管(IGBT)是一种将绝缘栅场效应晶体管(MOSFET)和双极结型晶体管(BJT)的优点集中起来的、广泛应用于高压、高功率领域的电力电子器件，其拥有输入阻抗高、电流密度大、阻断电压大、饱和压降低、导通功率损耗低的特点。而横向IGBT器件是在IGBT基础上发展起来的横向集成功率器件，它综合了IGBT器件结构的输入阻抗高、导通压降低、功率损耗低、电压阻断能力强等多种优点，并在横向集成器件领域获得了重要应用。

在横向集成器件制造中，SOI技术取代传统体硅技术，逐步成为目前生产横向集成器件包括横向IGBT的主流技术。因为随着横向半导体器件的集成度的不断提高，排列紧密的器件与器件之间通过衬底的相互作用越来越严重，使得采用传统体硅工艺生产的集成电路的可靠性和性能大大降低，越来越不适应工业应用的需要。SOI技术采用埋氧层将顶硅与下面的硅衬底隔离开来，在顶硅上制作器件，这样使得器件与器件之间不能通过衬底耦合，同时可以抑制器件衬底产生的寄生效应，埋氧层还能够在正向阻断时辅助横向IGBT耐压，极大的改善了器件的性能，提高了器件可靠性。

图1为传统的基于SOI的沟槽栅横向IGBT的半元胞结构示意图。器件在正向阻断时，漂移区基区相互耗尽，其耗尽层承受高耐压，同时SOI的二氧化硅埋层辅助耐压；器件在正向导通时，寄生pnp晶体管开启，同时通过MOS沟道向pnp晶体管注入基极电流，使pnp晶体管工作在放大区，产生大注入效应，使漂移区出现电导调制，降低导通压降。

由于大注入效应，器件关断时需要抽取大量的过剩载流子，使得横向IGBT的关断速度慢，且有严重的电流拖尾现象，在使用中会造成较大的关断损耗。而增加电流抽取通路，是降低关断时间，减少关断损耗的有效方法。这使得在器件关断初期，漂移区电流可以从额外的电流通路流出漂移区，可以提高关断的速度，消除电流拖尾，降低关断损耗，提高器件的性能，提高横向IGBT的工作频率。

发明内容

本发明提供一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法。相较于传统结构加入了载流子存储层和纵向方向的槽栅结构起到载流子存储作用，优化了漂移区载流子分布，增强电导调制效应和减小器件导通压降；用接发射极的分离栅包裹栅极的侧面，从而很大程度上抑制栅极和漂移区的耦合作用，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降与关断损耗的折中；同时能够减少器件的栅电荷，易于驱动，减少对驱动电路能力的要求；降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；漂移区纵向方向靠近槽栅处的交错PNP层可以与栅氧化层和发射极共同形成自偏置MOSFET，在关断初期自偏置MOSFET开启，漂移区的过剩载流子通过自偏置MOSFET沟道被抽取，降低了关断时间，减少了关断损耗；槽栅底部的厚氧化层能够减少栅极拐角处电场，有效增加击穿电压，提高器件可靠性；槽栅纵向方向靠近漂移区一侧的厚氧化层能够降低关断时间，减少关断损耗，改善正向导通压降与关断损耗的折中；薄的栅氧化层能够降低器件的阈值电压，并能提高闩锁电流密度。

本发明采用如下技术方案实现：