[发明专利]一种优化格雷码编码方式实现跨时钟域的装置有效
| 申请号： | 201910784082.6 | 申请日： | 2019-08-23 |
| 公开（公告）号： | CN110515419B | 公开（公告）日： | 2023-03-10 |
| 发明（设计）人： | 陶常勇;沈剑良;刘勤让;吕平;陈艇;汪欣;刘长江;林德伟;李沛杰;刘冬培;徐庆阳;王盼;王晓雪;王元磊;杨堃 | 申请（专利权）人： | 天津芯海创科技有限公司;天津市滨海新区信息技术创新中心 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04 |
| 代理公司： | 天津滨海科纬知识产权代理有限公司 12211 | 代理人： | 戴文仪 |
| 地址： | 300457 天津市滨海新*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种优化格雷码编码方式实现跨时钟域的装置，通过在原有格雷码转换电路基础上，通过增加2bit指示信号，实现了非2的n次幂地址编码转换逻辑时，在最大值与0地址之间的过渡期间，只根据新增的2bit指示信号进行判断，在其他情况下，仍然采用标准的格雷码转换逻辑。本发明从跨时钟处理的效果上看，编码后仍然可以保证有效的地址指示信号只发生一bit变化，原理上保证了时钟跨接处理的正确性，并与标准的格雷码转换效果相当。 | ||
| 搜索关键词： | 一种 优化 格雷码 编码 方式 实现 时钟 装置 | ||
【主权项】：
1.一种优化格雷码编码方式实现跨时钟域的装置，其特征在于：包括flag_gen模块、bin2gray模块、gray2bin模块、以及flag_sel模块，其中，flag_gen模块的输入端为地址指针的最大值addr_max以及第一时钟域下的地址指针addr_in，输出端一方面连接第四D触发器的D端，另一方面分别连接第一多路选择器m1和第二多路选择器m2的输入端，第四触发器的Q端连接第五触发器的D端，第五触发器的Q端连接第六触发器的D端，第六触发器的Q端连接flag_sel模块的输入端，第一多路选择器的输入端还连接第一时钟域下的地址指针addr_in，第一多路选择器m1的输出端连接bin2gray模块的输入端，bin2gray模块的输出端连接第二多路选择器m2的输入端，第二多路选择器的输出端连接第一D触发器的D端，第一D触发器的Q端连接第二D触发器的D端，第二D触发器的Q端连接第三触发器的D端，第三触发器的Q端连接gray2bin模块的输入端，gray2bin模块的输出端连接flag_sel模块的输入端，第一D触发器、第四D触发器的CP端连接第一时钟，第二D触发器、第三D触发器、第五D触发器、第六D触发器的CP端连接第二时钟。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津芯海创科技有限公司;天津市滨海新区信息技术创新中心，未经天津芯海创科技有限公司;天津市滨海新区信息技术创新中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910784082.6/，转载请声明来源钻瓜专利网。
