[发明专利]一种优化格雷码编码方式实现跨时钟域的装置

权利要求书

1.一种优化格雷码编码方式实现跨时钟域的装置，其特征在于：包括flag_gen模块、bin2gray模块、gray2bin模块、以及flag_sel模块，其中，flag_gen模块的输入端为地址指针的最大值addr_max以及第一时钟域下的地址指针addr_in，输出端一方面连接第四D触发器的D端，另一方面分别连接第一多路选择器m1和第二多路选择器m2的输入端，第四D触发器的数据输出管脚Q端连接第五D触发器的数据输入管脚D端，第五D触发器的数据输出管脚Q端连接第六D触发器的数据输入管脚D端，第六D触发器的数据输出管脚Q端连接flag_sel模块的输入端，第一多路选择器的输入端还连接第一时钟域下的地址指针addr_in，第一多路选择器m1的输出端连接bin2gray模块的输入端，bin2gray模块的输出端连接第二多路选择器m2的输入端，第二多路选择器的输出端连接第一D触发器的数据输入管脚D端，第一D触发器的数据输出管脚Q端连接第二D触发器的数据输入管脚D端，第二D触发器的数据输出管脚Q端连接第三触发器的数据输入管脚D端，第三触发器的数据输出管脚Q端连接gray2bin模块的输入端，gray2bin模块的输出端连接flag_sel模块的输入端，第一D触发器、第四D触发器的时钟管脚CP端连接第一时钟，第二D触发器、第三D触发器、第五D触发器、第六D触发器的时钟管脚CP端连接第二时钟；

所述flag_gen模块为编码器，其功能为：

当addr_in的值与addr_max的值相等时，flag_gen输出的2bit信号值为10，flag_gen控制m2给D1触发器的信号为0；

当addr_in的值与addr_max–1的值相等时，flag_gen输出的2bit信号值为11，flag_gen控制m2给D1触发器的信号为0；

当addr_in的值与addr_max–2的值相等时，flag_gen输出的2bit信号值为01，flag_gen控制m2给D1触发器的信号为bin2gray的输出值，flag_gen控制m1给bin2gray模块的输入信号为addr_max-3；

在其他情况下，flag_gen输出的2bit信号值为00，flag_gen控制m2给D触发器的输入为bin2gray的输出值，flag_gen控制m1给bin2gray的输入为addr_in。

2.根据权利要求1所述的一种优化格雷码编码方式实现跨时钟域的装置，其特征在于：所述bin2gray模块为标准的二进制数据向格雷码的转换逻辑。

3.根据权利要求1所述的一种优化格雷码编码方式实现跨时钟域的装置，其特征在于：所述gray2bin模块为标准的格雷码向二进制数据转换的逻辑。

4.根据权利要求1所述的一种优化格雷码编码方式实现跨时钟域的装置，其特征在于：在第二时钟域下经过连续两次打拍消除亚稳态后，在flag_sel模块中实现地址指针的恢复，其功能为：

当输入flag_sel的2bit指示信号为10时，addr_out的值为addr_max；

当输入flag_sel的2bit指示信号为11时，addr_out的值为addr_max -1；

当输入flag_sel的2bit指示信号为01时，addr_out的值为addr_max -2；

当输入flag_sel的2bit指示信号为00时，addr_out的值为gray2bin的输出值。