[发明专利]集成电路及其制造方法有效
| 申请号： | 201910681255.1 | 申请日： | 2019-07-26 |
| 公开（公告）号： | CN110783407B | 公开（公告）日： | 2023-05-16 |
| 发明（设计）人： | 刘铭棋 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L21/336 |
| 代理公司： | 南京正联知识产权代理有限公司 32243 | 代理人： | 顾伯兴 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路包括绝缘体上半导体衬底，所述绝缘体上半导体衬底包括基底衬底、绝缘体层及半导体器件层。半导体器件层中的源极区与漏极区通过在半导体器件层中的沟道区间隔开。栅极电极设置在沟道区之上且具有在半导体器件层的顶表面下方延伸的底表面。侧壁间隔件结构沿着栅极电极的外侧壁延伸，且具有搁置在半导体器件层的顶表面上的底表面。栅极介电质将沟道区与栅极电极的底表面分隔开且接触侧壁间隔件结构的底表面。位于栅极电极的底表面之下的沟道区对应于半导体器件层，且具有小于40埃的厚度。 | ||
| 搜索关键词： | 集成电路 及其 制造 方法 | ||
【主权项】：
1.一种集成电路，其特征在于，包括：/n绝缘体上半导体衬底，包括基底衬底、位于所述基底衬底之上的绝缘体层以及位于所述绝缘体层之上的半导体器件层；/n源极区及漏极区，设置在所述半导体器件层中，所述源极区及所述漏极区具有第一导电类型；以及/n沟道区，设置在所述半导体器件层中且将所述源极区与所述漏极区分隔开，所述沟道区具有与所述第一导电类型相反的第二导电类型，所述沟道区包括中央区、将所述源极区与所述中央区分隔开的第一外围区以及将所述漏极区与所述中央区分隔开的第二外围区，所述中央区具有相对于所述第一外围区及所述第二外围区的上表面凹陷的上表面，以使所述半导体器件层在所述沟道区的所述中央区中具有第一厚度且在所述沟道区的所述第一外围区及所述第二外围区中具有第二厚度，所述第一厚度小于所述第二厚度。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910681255.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
