[发明专利]功率器件的栅驱动电流充电电路和栅驱动控制电路

摘要

本发明提出一种功率器件的栅驱动电流充电电路和功率器件的栅驱动控制电路，栅驱动控制电路分离充放电路径，利用可调电流源为功率器件提供充电电流，控制方式更灵活可靠，能够适应功率器件集成封装的应用，尤其适用于耗尽型GaN功率管；栅驱动电流充电电路为带最大电流钳位的片上可调电流源，通过调节基准电压的电压值、片外电阻的电阻值和选通的电流镜单元个数调节产生的充电电流，保证对功率器件充电电流更灵活准确的控制；利用电流控制环路实现最大电流钳位，设置滤波结构消除噪声影响，提高系统可靠性；同时在功率器件栅极电压达到栅驱动控制电路的逻辑相对高电平时时停止产生充电电流，不会产生额外功耗；不用串联电阻，因此不会引入栅极寄生电感。

主权项

1.功率器件的栅驱动电流充电电路，其特征在于，包括片外电阻、偏置模块、电流控制环路、电压控制环路、可控电流产生模块和电流镜阵列，所述偏置模块用于产生第一偏置电压和第二偏置电压；所述电流控制环路包括第二NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第九NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电容、第三电容、第一电阻、第二电阻和第三电阻，第二NMOS管的栅极连接第五NMOS管的栅极和所述第一偏置电压，其源极连接第四NMOS管的漏极，其漏极连接第二PMOS管的栅极和漏极以及第三PMOS管的栅极；第六NMOS管的栅极连接第四NMOS管的栅极以及所述第二偏置电压，其源极连接第四NMOS管的源极并连接所述栅驱动电流充电电路的逻辑相对低电平，其漏极连接第五NMOS管的源极；第三PMOS管的漏极连接第五NMOS管和第九NMOS管的漏极以及第七NMOS管的栅极并通过第一电容后连接所述栅驱动电流充电电路的逻辑相对低电平，其源极通过第一电阻后连接第七NMOS管的漏极和所述栅驱动电流充电电路的逻辑相对高电平；第九NMOS管的栅极连接使能信号的反相信号，其源极连接所述栅驱动电流充电电路的逻辑相对低电平；第四PMOS管的栅极连接第七NMOS管的源极并依次通过第二电阻和第三电容的串联结构后连接所述栅驱动电流充电电路的逻辑相对高电平，其源极连接第二PMOS管的源极并通过第三电阻后连接所述栅驱动电流充电电路的逻辑相对高电平；所述电压控制环路包括运算放大器、第六电阻、第一N型LDMOS管和第一P型LDMOS管，运算放大器的负输入端连接基准电压，其正输入端连接所述片外电阻的一端并通过第六电阻后连接第一N型LDMOS管的漏极，其输出端连接所述电流控制环路中第四PMOS管的栅极；所述片外电阻的另一端连接所述栅驱动电流充电电路的逻辑相对低电平；第一P型LDMOS管的源极连接所述电流控制环路中第四PMOS管的漏极，其漏极连接第一N型LDMOS管的栅极和源极；所述可控电流产生模块包括第四电容、第五电容、第六电容、第七电容、第四电阻、第五电阻、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第二P型LDMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，第二P型LDMOS管的栅极连接第八PMOS管的漏极和所述电压控制环路中第一P型LDMOS管的栅极并通过第四电容后连接所述栅驱动电流充电电路的逻辑相对高电平，其源极连接第五PMOS管的漏极，其漏极连接第六PMOS管的源极；第四电阻的一端连接第七PMOS管的漏极和所述电压控制环路中第四PMOS管的栅极，其另一端连接第五PMOS管的栅极并通过第五电容后连接所述栅驱动电流充电电路的逻辑相对高电平；第五电阻接在第五PMOS管的源极和所述栅驱动电流充电电路的逻辑相对高电平之间；第七PMOS管和第八PMOS管的栅极均连接使能信号，其源极均连接所述栅驱动电流充电电路的逻辑相对高电平；第六PMOS管的栅极连接使能信号的反相信号，其漏极连接第十NMOS管的栅极和漏极以及第十一NMOS管的栅极并通过第六电容后连接所述栅驱动电流充电电路的逻辑相对低电平；第十三NMOS管的栅极连接第十二NMOS管的栅极和漏极以及第十NMOS管的源极并通过第七电容后连接所述栅驱动电流充电电路的逻辑相对低电平，其漏极连接第十一NMOS管的源极，其源极连接第十二NMOS管的源极并连接所述栅驱动电流充电电路的逻辑相对低电平；所述电流镜阵列包括多个电流镜单元，所述电流镜单元用于镜像流过第十一NMOS管的电流并在开关管的控制下输出到所述充电电路的输出端，通过开启或关断各个电流镜单元对应的开关管来调节所述充电电路的输出电流。