[发明专利]一种超高速串行数据通道系统在审
| 申请号： | 201910543659.4 | 申请日： | 2019-06-21 |
| 公开（公告）号： | CN110471876A | 公开（公告）日： | 2019-11-19 |
| 发明（设计）人： | 张明利;黄明喆;邹飞勇;冯战奎;江浩洋;郎海;张金林 | 申请（专利权）人： | 武汉玉航科技有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F13/42;G06F11/10 |
| 代理公司： | 42247 武汉红观专利代理事务所(普通合伙) | 代理人： | 李季<国际申请>=<国际公布>=<进入国 |
| 地址： | 430000 湖北省武汉市东湖新技术开发区光谷大道3*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种超高速串行数据通道系统，通过在第一串行收发器中设置两路8B/10B编码器，可以实现吞吐量扩展；通过设置快速时钟模块，可以通过高低位实现20B数据以10B数据输出，避免使用更高的时钟频率和时序条件；通过在第二串行收发器中设置时钟模块、第一寄存器、第二寄存器和第三寄存器，可以通过时钟模块第一8B/10B解码器和第二8B/10B解码器同时输出，可以保证16B输出数据的准确，同时第一8B/10B解码器和第二8B/10B解码器都有足够的时间解码，不会产生时序问题，同时可以提高数据吞吐率。 | ||
| 搜索关键词： | 寄存器 串行收发器 时钟模块 串行数据通道 数据吞吐率 快速时钟 时间解码 时序条件 时序问题 时钟频率 输出数据 数据输出 超高速 高低位 两路 吞吐量 输出 保证 | ||
【主权项】：
1.一种超高速串行数据通道系统，其包括主机、多路高速差分串行通道和多个DSDDR存储器，其特征在于：所述高速差分串行通道包括第一串行收发器和第二串行收发器，以及分别与第一串行收发器的输入端和第二串行收发器的输入端电性连接的RAM存储器；/n所述主机发送并行数据，并访问一个、几个或所有的DSDDR存储器；/n所述RAM存储器存储编码与解码的对应关系，提供已知的编解码关系；/n所述第一串行收发器将主机发送的并行数据，并根据RAM存储器中编解码关系的进行编码，输出差分信号，并将差分信号输出至第二串行收发器；/n所述第二串行收发器接收第一串行收发器输出的差分信号，并根据RAM存储器中编解码关系进行解码；/n所述主机通过并行总线分别与多路串行通道中第一串行收发器输入端电性连接，多路串行通道中第一串行收发器的输出端通过差分只写总线与多路串行通道中第二串行收发器的输入端一一对应电性连接，多路串行通道中第二串行收发器的输出端通过串行总线与多个DSDDR存储器的输入端一一对应电性连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉玉航科技有限公司，未经武汉玉航科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910543659.4/，转载请声明来源钻瓜专利网。
- 上一篇：可判别连接装置类型的电子装置
- 下一篇：菊花链通信结构及通信方法
