[发明专利]一种基于ESD电路完整性的自动检测方法有效
| 申请号： | 201910501010.6 | 申请日： | 2019-06-11 |
| 公开（公告）号： | CN110187260B | 公开（公告）日： | 2021-04-02 |
| 发明（设计）人： | 蔡晓銮;黄明强 | 申请（专利权）人： | 珠海市一微半导体有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 519000 广东省珠海*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种基于ESD电路完整性的自动检测方法，包括：接收待测电路图的网表信息，然后初始化基于待测电路图的电源端口、地端口、以及待测端口；其中，待测端口以信号节点的方式存在于待测电路图中；根据待测端口的初始化信息和网表信息，从待测电路图的信号节点中筛选出一个待测端口；判断待测端口是否同时与其对应匹配的电源端口和地端口之间都连接有器件模型，是则确定待测端口所在的ESD电路结构完整，否则确定待测端口所在的ESD电路结构不完整；然后继续从待测电路图中筛选出下一个待测端口，再重复上述判断步骤，直到遍历完待测电路图中所有的信号节点。实现全面排查ESD电路结构的完整性，加快ESD风险排查速度。 | ||
| 搜索关键词： | 一种 基于 esd 电路 完整性 自动检测 方法 | ||
【主权项】：
1.一种基于ESD电路完整性的自动检测方法，包括：接收待测电路图的网表信息；然后初始化基于待测电路图的电源端口、地端口、以及待测端口；其中，待测端口以信号节点的方式存在于待测电路图中，是待测电路图中除了电源端口和地端口以外的可识别的信号节点；其特征在于，还包括：根据待测端口的初始化信息和网表信息，从待测电路图的信号节点中筛选出一个待测端口；判断待测端口是否同时与其对应匹配的电源端口和地端口之间都连接有器件模型，是则确定待测端口所在的ESD电路结构完整，否则确定待测端口所在的ESD电路结构不完整；然后继续从待测电路图中筛选出下一个待测端口，再重复上述判断步骤，直到遍历完待测电路图中所有的信号节点；其中，待测端口所在的ESD电路结构不完整分为两种情况：当检测到待测端口与其对应匹配的电源端口没有连接器件模型时，待测端口与其对应匹配的电源端口之间缺少泄放通路；当检测到待测端口与其对应匹配的地端口没有连接器件模型时，待测端口与其对应匹配的地端口之间缺少泄放通路；ESD电路结构是每一个待测端口通过器件模型与其对应匹配的电源端口和/或地端口连接构成的电路结构，也等同于泄放通路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海市一微半导体有限公司，未经珠海市一微半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910501010.6/，转载请声明来源钻瓜专利网。
