[发明专利]一种基于ESD电路完整性的自动检测方法

说明书

本发明公开一种基于ESD电路完整性的自动检测方法，包括：接收待测电路图的网表信息，然后初始化基于待测电路图的电源端口、地端口、以及待测端口；其中，待测端口以信号节点的方式存在于待测电路图中；根据待测端口的初始化信息和网表信息，从待测电路图的信号节点中筛选出一个待测端口；判断待测端口是否同时与其对应匹配的电源端口和地端口之间都连接有器件模型，是则确定待测端口所在的ESD电路结构完整，否则确定待测端口所在的ESD电路结构不完整；然后继续从待测电路图中筛选出下一个待测端口，再重复上述判断步骤，直到遍历完待测电路图中所有的信号节点。实现全面排查ESD电路结构的完整性，加快ESD风险排查速度。

技术领域

本发明涉及ESD防护技术领域，尤其涉及一种基于ESD电路完整性的自动检测方法。

背景技术

静电是一种客观存在的自然现象，产生的方式有许多种，如摩擦、接触、电器间感应等。人体自身的动作或与其他物体的接触、摩擦等因素，可以产生几千伏甚至上万伏的静电。人体或电子产品是很容易带静电的，各种摩擦和感应都可能产生静电电位，当不同电位的人体或电子产品相互接近或者接触时，积累的电荷就可能通过空气或者导电体进行泄放，产生放电现象。人体带1～2kV静电电压是很常见的，而人体对静电并不敏感，不过这个电位水平的静电，已经可能通过ESD对电子产品产生致命影响。此外，随着集成电路集成化程度的不断提高，工艺节点的不断推进，芯片趋于小型化，致使其对静电是十分敏感的。静电放电引起的近场的电磁变化可能会导致正在工作的电子产品误动作，器件对静电放电的能量吸收则可能对器件造成损坏。据统计，在产品失效的器件中，由于ESD造成的失效比率至少在60％以上，可见ESD防护的重要性。

ESD防护依赖于ESD电路设计的完整性，只有建立正确的电流泄放通路，才能从根本上消除ESD对集成电路带来的危害，确保产品安全、可靠。

目前没有特定针对ESD的测试工具，都是通过人工检查来确定是否有保护电路，这样产生的错误会很多。在相当大地程度上是依赖于电路设计者及版图设计者对ESD防护的认知及经验的。随着电路设计的日益复杂，芯片规模不断增加，人工检查的工作量十分庞大，严重影响设计效率。一个典型的包含ESD和Latch up保护电路的芯片引脚多达几十个甚至上百个，且这种类型电路的电路规模较大，执行的功能较为复杂，人工检查这种电路需要有经验的工程师花费大量时间，大大影响开发效率。其次，人工检查难以保证测试电流泄放通路的全面性，特别是人在分析芯片输入输出端口与各个电源域的连接情况时，容易出现疏忽与错误，会导致设计的版图文件隐含某些错误未被发现，最终导致芯片加工失败。

发明内容