[发明专利]肖特基二极管结构以及与III-V晶体管的集成在审
| 申请号： | 201910497091.7 | 申请日： | 2019-06-10 |
| 公开（公告）号： | CN110660870A | 公开（公告）日： | 2020-01-07 |
| 发明（设计）人： | 邓汉威;P.费希尔;W.哈菲斯;M.拉多萨夫尔杰维奇;S.达斯古普塔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/872 | 分类号： | H01L29/872;H01L27/02;H01L21/329 |
| 代理公司： | 72001 中国专利代理(香港)有限公司 | 代理人： | 付曼;杨美灵 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文的实施例描述了用于半导体器件的技术、系统和方法。本文的实施例可呈现一种半导体器件，具有包括沟道III‑V材料的沟道区域，以及包括源极区域的第一部分和第二部分的源极区域。源极区域的第一部分包括第一III‑V材料，并且源极区域的第二部分包括第二III‑V材料。沟道III‑V材料、第一III‑V材料和第二III‑V材料可具有相同的晶格常数。此外，第一III‑V材料具有第一带隙，并且第二III‑V材料具有第二带隙，沟道III‑V材料具有沟道III‑V材料带隙，其中沟道材料带隙、第二带隙和第一带隙形成带隙的单调序列。可以描述和/或要求保护其他实施例。 | ||
| 搜索关键词： | 带隙 源极区域 沟道 半导体器件 材料带隙 单调序列 沟道材料 沟道区域 晶格常数 | ||
【主权项】：
1.一种半导体器件，包括：/n在衬底上方的包括第一层和在所述第一层上方的第二层的肖特基堆叠，其中所述第一层包括III-V材料，并且所述第二层是极化层；/n肖特基阳极，所述肖特基阳极与所述第二层接触，以在所述肖特基阳极和所述肖特基堆叠的所述第二层之间的界面形成肖特基势垒；以及/n穿过所述肖特基堆叠的所述第二层并且与所述肖特基堆叠的所述第一层接触的阴极，其中电流要在与所述衬底的表面正交的垂直方向，从所述肖特基阳极通过所述肖特基势垒流动，并且垂直地通过所述第二层流动到所述肖特基堆叠的所述第一层，沿所述肖特基堆叠的所述第一层在水平方向流动到所述阴极。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910497091.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
