[发明专利]肖特基二极管结构以及与III-V晶体管的集成

权利要求书

1.一种半导体器件，包括：

在衬底上方的包括第一层和在所述第一层上方的第二层的肖特基堆叠，其中所述第一层包括III-V材料，并且所述第二层是极化层；

肖特基阳极，所述肖特基阳极与所述第二层接触，以在所述肖特基阳极和所述肖特基堆叠的所述第二层之间的界面形成肖特基势垒；以及

穿过所述肖特基堆叠的所述第二层并且与所述肖特基堆叠的所述第一层接触的阴极，其中电流要在与所述衬底的表面正交的垂直方向，从所述肖特基阳极通过所述肖特基势垒流动，并且垂直地通过所述第二层流动到所述肖特基堆叠的所述第一层，沿所述肖特基堆叠的所述第一层在水平方向流动到所述阴极。

2.如权利要求1或2所述的半导体器件，其中所述肖特基阳极部分地嵌入到所述肖特基堆叠的所述第二层中。

3.如权利要求1或2所述的半导体器件，其中所述肖特基堆叠的所述第二层包括从由AlInGaN、Al_xIn_yGa_1-x-yN和AlN组成的群组中选择的材料。

4.如权利要求1或2所述的半导体器件，其中所述肖特基堆叠的所述第一层包括n型掺杂剂。

5.如权利要求1或2所述的半导体器件，其中所述肖特基堆叠的所述第一层的所述III-V材料包括从由铟（In）、磷（P）、镓（Ga）或砷（As）、Ge、SiGe、GaAs、In_xGa_1-xAs、In_xGa_1-xN、InSb、GaN、InAs、GaP、InGaP以及InP组成的群组中选择的材料，其中x在0和1之间。

6.如权利要求1或2所述的半导体器件，其中所述肖特基阳极或阴极包括从由钛（Ti）、钼（Mo）、金（Au）、铂（Pt）、铝（Al）、镍（Ni）、铜（Cu）、铬（Cr）以及Ti、Mo、Au、Pt、Al、Ni、Cu、Cr、TiAlN、HfAlN或InAlO的合金组成的群组中选择的材料。

7.如权利要求1或2所述的半导体器件，其中所述衬底包括从由硅、蓝宝石、SiC、GaN和AlN组成的群组中选择的材料。

8.如权利要求1或2所述的半导体器件，其中所述衬底是具有（111）、（100）或（110）晶体平面作为主平面的硅衬底。

9.如权利要求1或2所述的半导体器件，其中所述肖特基堆叠进一步包括具有III-V材料的第三层，所述肖特基堆叠的所述第三层在所述肖特基堆叠的所述第一层和所述第二层之间，并且所述阴极穿过所述肖特基堆叠的所述第三层并且与所述肖特基堆叠的所述第一层接触。

10.如权利要求1或2所述的半导体器件，其中所述阴极是第一阴极，并且所述半导体器件进一步包括第二阴极，所述第二阴极穿过所述肖特基堆叠的所述第二层并且与所述肖特基堆叠的所述第一层接触，电流要在与所述衬底的所述表面正交的所述垂直方向，从所述肖特基阳极流动通过所述肖特基势垒流动，并且垂直地通过所述第二层流动到所述肖特基堆叠的所述第一层，沿所述肖特基堆叠的所述第一层在水平方向流动到所述第二阴极。

11.如权利要求1或2所述的半导体器件，进一步包括：

与所述肖特基阳极的侧壁相邻并且在所述肖特基堆叠上方的间隔物。

12. 如权利要求1或2所述的半导体器件，进一步包括：

所述衬底上方的包括III-V材料层的沟道基区，其中所述肖特基堆叠在所述沟道基区上方；以及

所述沟道基区上方的包括沟道堆叠的III-V晶体管，其中所述沟道堆叠包括：所述沟道堆叠中的III-V材料层，以及所述沟道堆叠中的所述III-V材料层上方的极化层。