[发明专利]一种非易失性存储器的控制系统有效
| 申请号： | 201910440193.5 | 申请日： | 2019-05-24 |
| 公开（公告）号： | CN110164499B | 公开（公告）日： | 2023-02-28 |
| 发明（设计）人： | 张黄鹏;王颀;霍宗亮 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G11C16/24 | 分类号： | G11C16/24;G11C16/32;G11C7/22 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王宝筠 |
| 地址： | 100029 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种非易失性存储器的控制系统，所述非易失性存储器包括：位线驱动模块；所述控制系统包括：控制器、处理模块和时序处理模块；其中，所述控制器用于输出预设序列码至所述处理模块；所述处理模块用于依据所述预设序列码生成目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序。该控制器通过处理模块与时序处理模块进行通信，可以在单步调试模式下，通过控制所述控制器输出预设序列码，实现精细化测试任务，实现了外部控制模式。 | ||
| 搜索关键词： | 一种 非易失性存储器 控制系统 | ||
【主权项】：
1.一种非易失性存储器的控制系统，其特征在于，所述非易失性存储器包括：位线驱动模块；所述控制系统包括：控制器、处理模块和时序处理模块；其中，所述控制器用于输出预设序列码至所述处理模块；所述处理模块用于依据所述预设序列码生成目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910440193.5/，转载请声明来源钻瓜专利网。
