[发明专利]一种基于FPGA的NVMe SSD PCIe数据包解析方法有效
| 申请号： | 201910420009.0 | 申请日： | 2019-05-20 |
| 公开（公告）号： | CN110134629B | 公开（公告）日： | 2021-12-10 |
| 发明（设计）人： | 张京超;刘旺;孟凡廓;朱凯晖;乔立岩;彭喜元 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F13/42 |
| 代理公司： | 哈尔滨市松花江专利商标事务所 23109 | 代理人： | 时起磊 |
| 地址： | 150001 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于FPGA的NVMe SSD PCIe数据包解析方法，它属于存储技术领域。本发明解决了传统的PCIe数据包解析过程复杂，且需要占用的逻辑资源过多的问题。本发明借助接收的NVMe数据包的TLP参数的特征以及地址的变化规律，简化了数据包解析过程，在不解析TLP地址的情况下能够准确判断出TLP包的类型及作用；而且由FPGA内部的BlockRam构成的FIFO缓存模块只需记录TLP参数及编号字段，不用记录TLP的地址，与传统的数据解析方法相比，本发明提出的简化方法在保证数据解析模块功能完整的同时，可以节省57％的逻辑资源。本发明可以应用于存储技术领域。 | ||
| 搜索关键词： | 一种 基于 fpga nvme ssd pcie 数据包 解析 方法 | ||
【主权项】：
1.一种基于FPGA的NVMe SSD PCIe数据包解析方法，其特征在于，所述基于FPGA的NVMe SSD PCIe数据包解析方法中需要解析的TLP包括读内存TLP和写内存TLP；且对于每个TLP均需要解析出其对应的格式信息、类型信息和长度信息；其中：格式信息和类型信息用于确定对应的TLP的类型，长度信息用于确定对应的TLP的作用；每个TLP的TLP参数均为一个16位2进制数，TLP参数的高8位为对应TLP的格式信息和类型信息，TLP参数的低8位为对应TLP的长度信息的低8位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学，未经哈尔滨工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910420009.0/，转载请声明来源钻瓜专利网。
