[发明专利]一种基于UVM方法下FPGA软件仿真测试环境建立方法

摘要

本发明涉及一种基于UVM方法下FPGA软件仿真测试环境建立方法，该方法是对可编程逻辑器件软件产品的特性进行分析，并基于UVM验证方法学和层次设计的软件体系结构，建立的可编程逻辑器件软件仿真测试环境，包括UVM模板及UVM配置工具软件。测试人员可以通过配置的被测对象的接口属性和选择测试激励类型，自动生成定向和不定向的测试激励，并且能够构建针对被测对象的UVM测试平台，将测试数据发送到UVM测试平台中，调用仿真工具，最终完成可编程逻辑器件软件仿真验证工作。本发明用于开展可编程逻辑软件仿真测试，以解决传统功能仿真验证中测试用例开发周期长，功能覆盖不全面，可重用性差和验证效率低等诸多不足。

主权项

1.一种基于UVM方法下FPGA软件仿真测试环境建立方法，其特征在于：该方法是通过平台搭建工具结合UVM框架模板自动生成适用于被测对象的UVM平台，所述UVM平台包括两部分，一部分是UVM模板，另一部分是自动生成适用于被测对象的UVM配置工具软件，两个部分间的接口是通过文件操作形式完成，DUT是测试对象；生成的UVM配置工具软件通过界面输入根据被测软件提取接口信息进行配置，将配置的接口信息和测试激励输入按照UVM的interface和TLM机制相应的写入UVM模板中，UVM模板实现了组件间的任务和函数调用关系，配置文件写入UVM模板后，UVM平台搭建完成。