[发明专利]一种基于UVM方法下FPGA软件仿真测试环境建立方法

说明书

本发明涉及一种基于UVM方法下FPGA软件仿真测试环境建立方法，该方法是对可编程逻辑器件软件产品的特性进行分析，并基于UVM验证方法学和层次设计的软件体系结构，建立的可编程逻辑器件软件仿真测试环境，包括UVM模板及UVM配置工具软件。测试人员可以通过配置的被测对象的接口属性和选择测试激励类型，自动生成定向和不定向的测试激励，并且能够构建针对被测对象的UVM测试平台，将测试数据发送到UVM测试平台中，调用仿真工具，最终完成可编程逻辑器件软件仿真验证工作。本发明用于开展可编程逻辑软件仿真测试，以解决传统功能仿真验证中测试用例开发周期长，功能覆盖不全面，可重用性差和验证效率低等诸多不足。

技术领域

本发明涉及一种基于UVM方法下FPGA软件仿真测试环境建立方法，属于可编程逻辑器件软件仿真测试技术领域。

背景技术

近年来，可编程逻辑器件软件在航空、航天、船舶、铁路等产品中的应用与日俱增，可编程逻辑器件软件产品设计的功能复杂度越来越高，可编程逻辑器件软件验证工作量已经占到可编程逻辑器件软件开发周期中70％以上，验证工作已经成为整个研制过程的瓶颈。

目前比较先进的UVM验证方法能够解决传统的功能仿真验证由于测试用例开发周期长，功能覆盖不全面，可重用性差和验证效率低等诸多不足。由于UVM仿真验证平台搭建过程中需利用SystemVerilog语言对各部件编程实现，其难度和工作量不亚于可编程逻辑器件软件产品的开发过程，并且由此搭建的平台有效性无法得以验证，因此UVM验证方法并没有大规模的运用在工程实践的验证过程中。若要将UVM方法在工程实践中应用，还需要进一步研究适用于工程的解决途径。

发明内容

本发明提供一种基于UVM方法下FPGA软件仿真测试环境建立方法，实现可编程逻辑器件软件仿真验证在有限的时间内，既满足仿真测试要求的目标，又满足可重用性要求，而且提高了测试效率效能。

本发明的具体技术方案：

一种基于UVM方法下FPGA软件仿真测试环境建立方法，该方法是通过平台搭建工具结合UVM框架模板自动生成适用于被测对象的UVM平台，所述UVM平台包括两部分，一部分是UVM模板，另一部分是自动生成适用于被测对象的UVM配置工具软件，两个部分间的接口是通过文件操作形式完成，DUT是测试对象；生成的UVM配置工具软件通过界面输入根据被测软件提取接口信息进行配置，将配置的接口信息和测试激励输入按照UVM的interface和TLM机制相应的写入UVM模板中，UVM模板实现了组件间的任务和函数调用关系，配置文件写入UVM模板后，UVM平台搭建完成。

根据基于UVM的编程逻辑器件软件仿真验证平台功能分解实现过程如下：

一、创建UVM模板；

1)通过对平台中不变组件(Driver、Monitor、ScoreBoard等)进行数据流和控制流分析，在不同的层次上建立数据间的映射关系和控制流程图，为组件的可重用性研究和构建提供依据和素材，解决各组件间通信问题，实现平台中不变组件的自动生成；

2)利用建模工具生成参考电路模型(Reference Model)；

3)生成可重用约束的随机激励(Sequence)。

二、实现自动生成适用于被测对象的UVM配置工具软件，工具主要完成以下功能。

1)建立配置文件；

2)解析配置文件；

3)测试平台搭建；

4)调用参考模型；

5)调用仿真工具。