[发明专利]抗单粒子烧毁LDMOS器件在审
申请号: | 201910298966.0 | 申请日: | 2019-04-15 |
公开(公告)号: | CN110112217A | 公开(公告)日: | 2019-08-09 |
发明(设计)人: | 王颖;于成浩;曹菲;包梦恬 | 申请(专利权)人: | 杭州电子科技大学 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 杭州君度专利代理事务所(特殊普通合伙) 33240 | 代理人: | 朱月芬 |
地址: | 310018 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出了一种抗单粒子烧毁LDMOS器件,该结构通过在器件的漂移区制作一个P‑埋层结构,其中P‑埋层的掺杂浓度和纵向结深可通过注入剂量和注入能量进行控制,P‑埋层的横向尺寸和分布形状可通过掩膜版图形进行控制。在相同耐压条件下,P‑埋层可进一步提高漂移区的掺杂浓度,从而实现比导通电阻的降低。同时由于P‑埋层对漂移区横向电场具有调制作用,可使重离子入射后电子‑空穴对的产生率大幅度降低,有效抑制了寄生晶体管的导通,能够在改善器件基本电学特性前提下提高单粒子烧毁阈值电。 | ||
搜索关键词: | 埋层 漂移区 烧毁 抗单粒子 掺杂 空穴 比导通电阻 寄生晶体管 掩膜版图形 电学特性 分布形状 横向电场 有效抑制 注入剂量 注入能量 产生率 单粒子 重离子 导通 结深 耐压 入射 调制 制作 | ||
【主权项】:
1.抗单粒子烧毁LDMOS器件,其特征在于:在传统SOI LDMOS结构基础上,还包括P‑埋层;所述P‑埋层设置在浅槽隔离氧化层下方;P‑埋层可紧邻浅槽隔离氧化层底部或与浅槽隔离氧化层保持一段距离;P‑埋层横向尺寸不大于浅槽隔离氧长度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学,未经杭州电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910298966.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种晶体管及其制作方法
- 下一篇:一种具有单侧掩蔽层的碳化硅MOSFET器件
- 同类专利
- 专利分类