[发明专利]抗单粒子烧毁LDMOS器件

说明书

本发明提出了一种抗单粒子烧毁LDMOS器件，该结构通过在器件的漂移区制作一个P^‑埋层结构，其中P^‑埋层的掺杂浓度和纵向结深可通过注入剂量和注入能量进行控制，P^‑埋层的横向尺寸和分布形状可通过掩膜版图形进行控制。在相同耐压条件下，P^‑埋层可进一步提高漂移区的掺杂浓度，从而实现比导通电阻的降低。同时由于P^‑埋层对漂移区横向电场具有调制作用，可使重离子入射后电子‑空穴对的产生率大幅度降低，有效抑制了寄生晶体管的导通，能够在改善器件基本电学特性前提下提高单粒子烧毁阈值电。

技术领域

本发明涉及功率半导体器件抗辐射加固技术，具体地说是一种抗单粒子烧毁LDMOS器件结构。

背景技术

LDMOS(lateral double-diffused MOS)由于更容易与CMOS工艺兼容且开关速度快而被广泛应用于制作RF集成电路和高压集成电路，可用于无线通讯中的RF功率放大器和宇航空间系统中的电源管理设备。目前，LDMOS已经发展到比较成熟的阶段，国外各大公司都有多种LDMOS产品面世以满足各种功率的需求，但宇航用LDMOS通常以牺牲基本电学特性为代价换取抗辐射性能的改善，因此一直以来受到自身性能的限制。单粒子烧毁(singleevent burnout，SEB)效应属于重离子辐射效应中最严重的一种，重离子射入器件后损耗的能量可直接转化为极高浓度的电子-空穴对，进而引发瞬态大电流。LDMOS内部的N⁺源区、P^-区和N^-漂移区共同构成了寄生双极结型晶体管(bipolar junction transistor，BJT)，而瞬态电流的出现极有可能使寄生BJT正向导通，瞬态电流在寄生BJT放大作用下会急剧增大直至烧毁器件。因此，如何在不牺牲LDMOS基本电学特性条件下设计具有高性能的宇航用LDMOS具有非常重要的科学意义和研究价值。

SEB效应最早于1986年被报道，之后有许多SEB加固方法被陆续提出并从仿真和实验两个面都给出了验证。其中有效的方法包括在器件内部进行P⁺源区扩展，通过降低寄生效应的原理来提高器件的抗SEB性能；而在漂移区和衬底之间引入缓冲层可降低衬底结的电场峰值，通过降低电子-空穴对碰撞电离率的原理可提高器件的SEB阈值电压；此外，通过在漂移区引入少子寿命复合中心可有效降低重离子入射后激发的电子-空穴对浓度，进而提高器件的SEB加固能力。但值得注意的是，以上方法在提高器件抗SEB能力的同时也牺牲了器件的基本电学特性，这会限制宇航用半导体器件对高性能的需求。

发明内容

本发明针对现有半导体功率器件SEB加固技术中的不足，提出了一种抗单粒子烧毁LDMOS器件结构，该结构通过离子注入技术在漂移区引入一个P^-埋层结构，在相同耐压条件下既能降低器件的比导通电阻(R_sp)又能提高器件的SEB阈值电压。其中P^-埋层的掺杂浓度、纵向结深及横向分布均可通过离子注入进行控制，以达到最优结果。

本发明一种抗单粒子烧毁LDMOS器件，在传统SOI LDMOS结构基础上，还包括P^-埋层；所述P^-埋层设置在浅槽隔离氧化层下方；P^-埋层可紧邻浅槽隔离氧化层底部或与浅槽隔离氧化层保持一段距离；P^-埋层横向尺寸不大于浅槽隔离氧长度。

作为优选，所述的P^-埋层依据掩膜版做成整体或区段结构。

作为优选，P^-埋层的掺杂浓度高于漂移区浓度。

作为优选，P^-埋层的掺杂浓度和纵向结深通过注入剂量和注入能量进行控制。