[发明专利]延迟锁定环及延迟锁定方法有效
| 申请号： | 201910113016.6 | 申请日： | 2019-02-13 |
| 公开（公告）号： | CN109831206B | 公开（公告）日： | 2023-06-27 |
| 发明（设计）人： | 王晏清;马娜;董益灿;邢文俊 | 申请（专利权）人： | 芯原微电子（上海）股份有限公司;芯原控股有限公司 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 余明伟 |
| 地址： | 中国(上海)自由贸易*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种延迟锁定环及延迟锁定方法，包括：基于主延迟控制字延迟参考时钟信号的模拟主延迟线；鉴定参考时钟信号延迟前后相位差的数字鉴相模块；基于相位差调整主延迟控制字，将延迟一个周期对应的主延迟控制字赋值给设定延迟控制字的数字主控制模块；将设定比例的设定延迟控制字作为从延迟控制字的数字从控制模块；基于从延迟控制字控制输入时钟信号延迟的模拟从延迟线。基于相位锁定环路控制参考时钟信号延迟一个周期；将对应主延迟控制字赋值给设定延迟控制字，并乘以设定比例后调整输入时钟信号的延迟。本发明采用数字鉴相器和数字控制器，可靠性较高，环路更为稳定；采用模拟延迟线，可实现延迟的可调，简化电路调试难度。 | ||
| 搜索关键词： | 延迟 锁定 方法 | ||
【主权项】：
1.一种延迟锁定环，其特征在于，所述延迟锁定环至少包括：模拟主延迟线、数字鉴相模块、数字主控制模块、数字从控制模块及模拟从延迟线；所述模拟主延迟线连接于所述数字主控制模块的输出端，并接收参考时钟信号，基于所述数字主控制模块输出的主延迟控制字控制所述参考时钟信号延迟；所述数字鉴相模块连接于所述模拟主延迟线的输出端，并接收所述参考时钟信号，用于鉴定所述参考时钟信号延迟前后的相位差；所述数字主控制模块连接于所述数字鉴相模块的输出端，基于所述参考时钟信号延迟前后的相位差调整所述主延迟控制字，并将所述参考时钟信号延迟一个周期所对应的主延迟控制字赋值给设定延迟控制字；所述数字从控制模块连接于所述数字主控制模块的输出端，并接收控制信号，基于所述控制信号将所述设定延迟控制字乘以设定比例后作为从延迟控制字输出；所述模拟从延迟线连接于所述数字从控制模块的输出端，并接收与所述参考时钟信号同频的输入时钟信号，基于所述从延迟控制字控制所述输入时钟信号延迟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于芯原微电子（上海）股份有限公司;芯原控股有限公司，未经芯原微电子（上海）股份有限公司;芯原控股有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910113016.6/，转载请声明来源钻瓜专利网。
