[发明专利]连接不同时钟域下的FPGA和人工智能模块的系统芯片有效
| 申请号： | 201910107742.7 | 申请日： | 2019-02-01 |
| 公开（公告）号： | CN109902037B | 公开（公告）日： | 2021-09-28 |
| 发明（设计）人： | 连荣椿;王海力;马明 | 申请（专利权）人： | 京微齐力(北京)科技有限公司 |
| 主分类号： | G06F13/12 | 分类号： | G06F13/12;G06F15/78 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100080 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种连接不同时钟域的FPGA和人工智能模块的系统芯片。在实施例中，系统芯片包括：AI模块，包括多个处理单元，各处理单元能够完成逻辑和/或乘加运算；AI模块工作在第一时钟下；FPGA模块，经配置后工作在第二时钟下；同步器，用于将AI模块的输入端和/或输出端与FPGA模块的绕线(XBAR)模块耦合在一起。将FPGA与AI模块集成在同一芯片上时，AI模块的输出/输入信号可以很好的找到相应的FPGA连接点。FPGA可以高速的提供大量的数据到AI模块，配合其高带宽处理能力。由此，根据本发明的系统芯片具有良好的伸缩性，不受总线带宽的限制。 | ||
| 搜索关键词： | 连接 不同 时钟 fpga 人工智能 模块 系统 芯片 | ||
【主权项】：
1.一种系统芯片，包括：人工智能AI模块，包括多个处理单元(PE)，各处理单元能够完成逻辑和/或乘加运算；AI模块工作在第一时钟下；FPGA模块，经配置后工作在第二时钟下；同步器，用于将AI模块的输入端和/或输出端与FPGA模块的绕线(XBAR)模块耦合在一起。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微齐力(北京)科技有限公司，未经京微齐力(北京)科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910107742.7/，转载请声明来源钻瓜专利网。
