[发明专利]连接不同时钟域下的FPGA和人工智能模块的系统芯片

说明书

一种连接不同时钟域的FPGA和人工智能模块的系统芯片。在实施例中，系统芯片包括：AI模块，包括多个处理单元，各处理单元能够完成逻辑和/或乘加运算；AI模块工作在第一时钟下；FPGA模块，经配置后工作在第二时钟下；同步器，用于将AI模块的输入端和/或输出端与FPGA模块的绕线(XBAR)模块耦合在一起。将FPGA与AI模块集成在同一芯片上时，AI模块的输出/输入信号可以很好的找到相应的FPGA连接点。FPGA可以高速的提供大量的数据到AI模块，配合其高带宽处理能力。由此，根据本发明的系统芯片具有良好的伸缩性，不受总线带宽的限制。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种连接不同时钟域的FPGA和人工智能模块的电路及系统芯片。

背景技术

近年来，人工智能迎来一波发展浪潮。人工智能是研究使计算机来模拟人的某些思维过程和智能行为(如学习、推理、思考、规划等)的学科，主要包括计算机实现智能的原理、制造类似于人脑智能的计算机，使计算机能实现更高层次的应用。

当前，人工智能模块由处理器通过总线来进行访问控制，而总线是有一定的带宽限制，这样的架构难以适应AI模块的大带宽需求。

发明内容

根据本发明实施例，提供一种系统芯片，包括：AI模块，包括多个处理单元，各处理单元能够完成逻辑和/或乘加运算；AI模块工作在第一时钟下；FPGA模块，经配置后工作在第二时钟下；同步器，用于将AI模块的输入端和/或输出端与FPGA模块的绕线模块耦合在一起。

优选地，所述同步器由两个触发器串联而实现。

优选地，所述同步器由FPGA内的两个触发器串联而实现。

优选地，在AI模块处于同步器的接收侧时，配置FPGA模块为所述两个触发器提供第一时钟。

优选地，AI模块嵌入FPGA模块中以便复用FPGA模块的绕线资源，以便自AI模块发送数据或者接收数据，皆经由所述的复用的FPGA模块的绕线资源。

优选地，所述同步器的两个触发器的时钟信号由接收端提供。

将FPGA与AI模块集成在同一芯片上时，AI模块的输出/输入信号可以很好的找到相应的FPGA连接点。FPGA可以高速的提供大量的数据到AI模块，配合其高带宽处理能力。由此，根据本发明的系统芯片具有良好的伸缩性，不受总线带宽的限制。

附图说明

图1是根据本发明实施例的连接不同时钟域的FPGA和人工智能模块的系统芯片的示意图；

图2是FPGA电路的结构示意图；

图3是人工智能模块的结构示意图；

图4是处理单元的示意图。

具体实施方式

为使本发明实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

在本申请的描述中，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

图1是根据本发明实施例的连接不同时钟域的FPGA和人工智能模块的系统芯片的示意图。如图1所示，系统芯片上集成有至少一个FPGA模块和至少一个人工智能模块。