[发明专利]半导体器件在审
| 申请号： | 201910001696.2 | 申请日： | 2019-01-02 |
| 公开（公告）号： | CN109994136A | 公开（公告）日： | 2019-07-09 |
| 发明（设计）人： | 徐在禹;辛英洙;郑晋旭 | 申请（专利权）人： | 三星电子株式会社;韩国科学技术院 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 姜长星;张川绪 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开一种半导体器件。所述半导体器件可包括：时钟驱动器，包括均在第一方向上延伸的第一栅极线、第二栅极线、第三栅极线和第四栅极线，第一栅极线、第二栅极线均被配置为接收时钟信号，第三栅极线和第四栅极线均被配置为接收反相时钟信号；主锁存器电路，与第一栅极线和第三栅极线叠置，使得主锁存器电路从第一栅极线接收时钟信号并且从第三栅极线接收反相时钟信号；从锁存器电路，与第二栅极线和第四栅极线叠置，使得从锁存器电路从第二栅极线接收时钟信号并且从第四栅极线接收反相时钟信号。 | ||
| 搜索关键词： | 栅极线 反相时钟信号 半导体器件 接收时钟 电路 从锁存器 主锁存器 叠置 时钟驱动器 配置 延伸 | ||
【主权项】：
1.一种半导体器件，包括：时钟驱动器，被配置为输出时钟信号和反相时钟信号，时钟驱动器包括均在第一方向上延伸的第一栅极线、第二栅极线、第三栅极线和第四栅极线，第一栅极线、第二栅极线均被配置为接收时钟信号，第三栅极线和第四栅极线均被配置为接收反相时钟信号；主锁存器电路，与第一栅极线和第三栅极线叠置，使得主锁存器电路被配置为从第一栅极线接收时钟信号并且从第三栅极线接收反相时钟信号；从锁存器电路，与第二栅极线和第四栅极线叠置，使得从锁存器电路被配置为从第二栅极线接收时钟信号并且从第四栅极线接收反相时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社;韩国科学技术院，未经三星电子株式会社;韩国科学技术院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910001696.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种正负压电荷泵稳压电路
- 下一篇：一种单管单阻随机存储器阵列的快速写入方法
