[发明专利]半导体器件

说明书

公开一种半导体器件。所述半导体器件可包括：时钟驱动器，包括均在第一方向上延伸的第一栅极线、第二栅极线、第三栅极线和第四栅极线，第一栅极线、第二栅极线均被配置为接收时钟信号，第三栅极线和第四栅极线均被配置为接收反相时钟信号；主锁存器电路，与第一栅极线和第三栅极线叠置，使得主锁存器电路从第一栅极线接收时钟信号并且从第三栅极线接收反相时钟信号；从锁存器电路，与第二栅极线和第四栅极线叠置，使得从锁存器电路从第二栅极线接收时钟信号并且从第四栅极线接收反相时钟信号。

本申请要求于2018年1月3日提交到韩国知识产权局的第10-2018-0000818号韩国专利申请的优先权和所有从其产生的权益，所述韩国专利申请的内容通过引用完整地包含于此。

技术领域

示例实施例涉及一种半导体器件。

背景技术

半导体器件可以根据电子工业的需求而小型化和多功能化，并且可减轻重量以降低制造成本。半导体器件可被分为：用于存储逻辑数据的半导体存储器器件、用于执行逻辑数据的运算处理的半导体逻辑器件、包括存储器元件和逻辑元件的混合半导体器件等。

半导体存储器器件可包括触发器电路和锁存器。为了设计半导体芯片，存在对诸如触发器(特别是可布置在高度集成电路中的低面积触发器和锁存器电路)的半导体存储器器件的操作特性的增加的需求。

发明内容

本公开的示例实施例提供一种包括低面积触发器的半导体器件。

本公开的示例实施例不限于上面提到的内容，并且本领域技术人员从以下描述中可以清楚地理解未提及的其他示例实施例。

根据本公开的示例实施例，一种半导体器件包括：时钟驱动器，被配置为输出时钟信号和反相时钟信号，时钟驱动器包括均在第一方向上延伸的第一栅极线、第二栅极线、第三栅极线和第四栅极线，第一栅极线和第二栅极线均被配置为接收时钟信号，第三栅极线和第四栅极线均被配置为接收反相时钟信号；主锁存器电路，与第一栅极线和第三栅极线叠置，使得主锁存器电路被配置为从第一栅极线接收时钟信号，并且从第三栅极线接收反相时钟信号；从锁存器电路，与第二栅极线和第四栅极线叠置，使得从锁存器电路被配置为从第二栅极线接收时钟信号，并且从第四栅极线接收反相时钟信号。

根据本公开的另一示例实施例，一种半导体器件包括：时钟驱动器，被配置为输出时钟信号和反相时钟信号，时钟驱动器包括均在第一方向上延伸的第一栅极线和第二栅极线，第一栅极线被配置为接收时钟信号，第二栅极线被配置为接收反相时钟信号；第一触发器，与时钟驱动器顺序地布置在第一方向上，第一触发器被配置为从第一栅极线接收时钟信号，并且从第二栅极线接收反相时钟信号；第二触发器，与时钟驱动器顺序地布置在第一方向上，第二触发器被配置为从第一栅极线接收时钟信号，并且从第二栅极线接收反相时钟信号。

根据本公开的另一示例实施例，一种半导体器件包括：时钟驱动器，被配置为输出时钟信号和反相时钟信号；第一主锁存器电路，在第一方向上与时钟驱动器相邻；第一从锁存器电路，在第一方向上与时钟驱动器相邻；第一栅极线，在第一方向上穿过时钟驱动器和第一主锁存器电路；第二栅极线，在第一方向上穿过时钟驱动器和第一从锁存器电路。

根据本公开的另一示例实施例，一种半导体器件包括：时钟驱动器，被配置为输出时钟信号和反相时钟信号；第一触发器，位于时钟驱动器的第一侧，使得第一触发器在第一方向上与时钟驱动器相邻；第二触发器，位于时钟驱动器的第二侧，使得第二触发器在第一方向上与时钟驱动器相邻；第一栅极线，在第一方向上穿过时钟驱动器和第一触发器；第二栅极线，在第一方向上穿过时钟驱动器和第二触发器。