[发明专利]减少延迟错误校正解码有效
| 申请号： | 201880035724.6 | 申请日： | 2018-06-14 |
| 公开（公告）号： | CN110679090B | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | P·J·米尼;B·特拉格;G·D·吉尔达;A·奥尼尔 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H03M13/00 | 分类号： | H03M13/00 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 李永敏;于静 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于使用减少延迟符号错误纠正解码器执行减少延迟错误解码的系统，方法和计算机可读介质，该解码器利用枚举的并行乘法代替除法，并用常数乘法代替一般乘法。使用并行乘法代替除法可以提供减少延迟，并且用常数乘法代替一般乘法允许逻辑减少。另外，减少符号错误纠正解码器可以利用解码项共享，这可以产生解码器逻辑的进一步减少和进一步的延迟改进。 | ||
| 搜索关键词： | 减少 延迟 错误 校正 解码 | ||
【主权项】：
1.一种计算机实现的方法，用于对包括一组输入符号的接收码字执行减少延迟错误解码，所述方法包括：/n确定与所述接收码字相关联的第一校验子，第二校验子和第三校验子；/n确定所述第一校验子，所述第二校验子或所述第三校验子中的至少一个是非零；/n确定一组常数乘数；/n将所述第一校验子与所述一组常数乘数中的每个常数乘数相乘以生成一组乘积；/n至少部分地基于所述一组乘积确定第一条件相对于所述第二校验子被满足；/n确定第二条件相对于所述第三校验子被满足；/n至少部分地基于所述第一条件和所述第二条件被满足，识别所述接收码字中包含一个或多个比特错误的单个输入符号；以及/n校正所述单个输入符号中的所述一个或多个比特错误以获得原始码字。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880035724.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
