[实用新型]一种DDS信号源时钟发生电路及信号源有效
| 申请号： | 201820071967.2 | 申请日： | 2018-01-17 |
| 公开（公告）号： | CN207603614U | 公开（公告）日： | 2018-07-10 |
| 发明（设计）人： | 孙乔;洪少林;吴忠良 | 申请（专利权）人： | 优利德科技(中国)股份有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 东莞市兴邦知识产权代理事务所(特殊普通合伙) 44389 | 代理人： | 饶钱;蔡喜玉 |
| 地址： | 523808 广东省东莞市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种DDS信号源时钟发生电路，所述时钟发生电路包括：ARM处理器，第一DDS模块，第二DDS模块，PLL模块，第一DAC模块以及比较器模块，所述ARM处理器根据波形输出频率以及参考频率计算第一参考频率，并发送给所述第一DDS模块，由所述第一DDS模块根据所述参考频率生成所述第一参考频率的正弦波信号并输出至第一DAC模块，由所述第一DAC模块进行数模转换后输出给比较器模块，由所述比较器模块生成方波信号后反馈至PLL模块进行倍频成采样率时钟信号，由所述PLL模块将所述采样率时钟信号发送给第二DDS模块以提供整数时钟信号。通过上述方案，克服生成的波形在每个周期的起始点不一致的缺点。 | ||
| 搜索关键词： | 参考频率 时钟发生电路 比较器模块 时钟信号 采样率 本实用新型 正弦波信号 波形输出 数模转换 输出 不一致 起始点 信号源 倍频 并发 反馈 | ||
【主权项】：
1.一种DDS信号源时钟发生电路，其特征在于，所述时钟发生电路包括：ARM处理器，第一DDS模块，第二DDS模块，PLL模块，第一DAC模块以及比较器模块，所述ARM处理器根据波形输出频率以及参考频率计算第一参考频率，并发送给所述第一DDS模块，由所述第一DDS模块根据所述参考频率生成所述第一参考频率的正弦波信号并输出至第一DAC模块，由所述第一DAC模块进行数模转换后输出给比较器模块，由所述比较器模块生成方波信号后反馈至PLL模块进行倍频成采样率时钟信号，由所述PLL模块将所述采样率时钟信号发送给第二DDS模块以提供整数时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于优利德科技(中国)股份有限公司，未经优利德科技(中国)股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820071967.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种小步进低相噪频率合成器
- 下一篇：一种宽带低相噪低杂散频率综合器
