[发明专利]非易失性三维半导体存储器的核壳栅电极及其制备方法

摘要

本发明公开了一种非易失性三维半导体存储器的核壳栅电极及其制备方法，所述核壳栅电极包括从矮到高呈阶梯分布的m行n列核壳栅电极单元阵列，每个所述核壳栅电极单元为柱状结构，由内核金属柱和中空金属外壳构成；同一列所述核壳栅电极单元下表面连接同一字线，上表面连接同一控制栅层；所述内核金属柱采用具有良好电导率和热导率的金属材料，保证了器件的电学特性；所述中空外壳采用电致伸缩随尺寸变化较小且导电率较高的材料，有效避免了电极连接处发生熔断，从而提高了非易失性三维半导体存储器的使用性能。

主权项

1.一种非易失性三维半导体存储器的核壳栅电极制备方法，其特征在于，包括以下步骤：(1)制备核壳栅电极单元阵列；(1.1)通过电化学模板工艺，在已经制备好字线和位线的衬底(100)上形成单通的多孔氧化铝模板(200)；(1.2)通过沉积第一种金属材料，在所述多孔氧化铝模板(200)的孔壁间形成m行n列从矮到高呈阶梯分布的中空的金属外壳(110b‑11ib)；n为字线的个数，m为同一字线上对应的所述多孔氧化铝模板的孔数，m、n均为正整数，i＝1，2，……，n‑1；(1.3)通过沉积第二种金属材料，在每个所述中空的金属外壳内形成与对应外壳等高的m行n列内核金属柱(110b’‑11ib’)，所述内核金属柱与中空的金属外壳共同组成核壳栅电极单元；(1.4)去掉所述多孔氧化铝模板(200)，形成从矮到高呈阶梯分布的m行n列核壳栅电极单元阵列；(2)制备第一层控制栅层并与最矮的核壳栅电极单元连接；(2.1)在所述核壳栅电极单元阵列上，通过沉积绝缘材料直至覆盖住最高的核壳栅电极单元后形成绝缘层(300)，通过CMP平整所述绝缘层(300)的上表面；(2.2)在所述绝缘层(300)的上方且与第一字线WL0对准的位置，光刻和刻蚀所述绝缘层(300)直至裸露出第一列核壳栅电极单元；(2.3)在所述第一列核壳栅电极单元上表面，通过沉积与所述内核金属柱相同的导电材料，形成与所述衬底表面平行且与所述第一列核壳栅电极单元连接的第一层控制栅层110a；(3)制备非易失性三维半导体存储器的核壳栅电极；顺次形成与相应核壳栅电极单元连接的第二层、第三层、……第i层直至第n层控制栅层(111a‑11ia)后，所述m行n列核壳栅电极单元阵列形成了所述非易失性三维半导体存储器的核壳栅电极。