[发明专利]数字集成电路测试系统中采集通道同步性检测方法

摘要

本发明公开了一种数字集成电路测试系统中采集通道同步性检测方法，根据需要选择一个通道作为基准通道，其余作为待检测通道，将数字集成电路测试系统的工作时钟降频后作为校准信号，将校准信号进行延时后发送到基准通道和待检测通道，且延时按照预设调整步长增加，将工作时钟进行倍频作为采样时钟，对基准通道和第n个待检测通道的采集信号进行采样，根据延时增加过程中基准通道和待检测通道所得到的采样信号进行判断，从而确定待检测通道相对于基准通道的延时。本发明能够检测小于采样周期的通道延时，测量精度由延时精度决定，可以大大降低对采样时钟频率的要求，降低整个方法的实现复杂度。

主权项

1.一种数字集成电路测试系统中采集通道同步性检测方法，其特征在于，包括以下步骤：S1：在数字集成电路测试系统的N个采集通道中，根据需要选择一个通道作为基准通道，其他N‑1个采集通道作为待检测通道；S2：令待检测通道序号n＝1；S3：初始化校准信号延时T＝0，检测标识FLAG＝0；S4：将数字集成电路测试系统的工作时钟进行M倍降频作为校准信号，M的大小根据实际需要确定，对校准信号进行T的延时后发送给基准通道和第n个待检测通道；S5：将数字集成电路测试系统的工作时钟进行K倍频作为采样时钟，对基准通道和第n个待检测通道的采集信号进行采样，K的大小根据实际需要确定，分别记基准通道和第n个待检测通道得到的采样信号为A和B；S6：判断是否检测标识FLAG＝0，如果是，进入步骤S7，否则进入步骤S9；S7：判断是否采样信号A和B相同，如果相同，进入步骤S16，如果不同，进入步骤S8；S8：令检测标识FLAG＝1，进入步骤S16；S9：判断是否检测标识FLAG＝1，如果是，进入步骤S10，否则进入步骤S12；S10：判断是否采样信号A和B相同，如果不同，进入步骤S16，如果相同，进入步骤S11；S11：令检测标识FLAG＝2，进入步骤S16；S12：判断是否检测标识FLAG＝2，如果是，进入步骤S13，否则进入步骤S15；S13：判断是否采样信号A和B相同，如果相同，进入步骤S16，如果不同，进入步骤S14；S14：令检测标识FLAG＝3，记录此时的校准信号延时为T₁，即令T₁＝T，进入步骤S16；S15：判断是否采样信号A和B相同，如果不同，进入步骤S16，如果相同，进入步骤S17；S16：令校准信号延时T＝T+τ，τ表示延时调整步长，返回步骤S4；S17：记录此时的校准信号延时为T₂，即令T₂＝T；S18：计算第n个待检测通道相对于基准通道的延时Δt_n＝T₂‑T₁；S19：判断是否n＜N‑1，如果是，进入步骤S2，否则同步性检测结束；S20：令n＝n+1，返回步骤S3。