[发明专利]一种数据排序电路及排序方法

摘要

本发明涉及微电子数字电路技术领域，公开了一种数据排序电路及排序方法，所述数据排序电路在每一时钟周期内，对新进入的待排序数据进行排序，并删除上一时钟周期的排序数据中生命值为N的排序数据，能够保持整个寄存器组的数据有序，满足实时性要求。本发明的数据排序方法基于FIFO结构，并且所有的基本排序单元采用简单的线性结构相连，从而能够利用基本排序单元的地址将电路设计成可配置的排序结构，在FIFO深度范围内，任意个数的数据均可排序，提高方法的灵活性，满足不同的使用要求。因此，本发明的技术方案具有速度快，面积小，易拓展的特点。

主权项

1.一种数据排序电路，用于对N个数据进行排序，其特征在于，所述数据排序电路包括控制单元和N个排序单元；每一排序单元包括信号产生单元和输出单元；每一排序单元的输出单元包括：数据寄存器，用于在每一个时钟周期输出并存储新的排序数据；生命周期寄存器，用于在每一个时钟周期输出并存储新生命值，所述新的生命值为所述新的排序数据的生命值；第一多路数据选择器，该输出单元的数据寄存器的输出、与该排序单元相邻的两个排序单元的数据寄存器的输出以及待排序数据分别作为第一多路数据选择器的输入，所述第一多路数据选择器的输出作为所述数据寄存器的输入；第二多路数据选择器，该输出单元的生命周期寄存器的输出、与该排序单元相邻的两个排序单元的生命周期寄存器的输出以及最大生命值N分别作为第二多路数据选择器的输入，所述第二多路数据选择器的输出作为所述生命周期寄存器的输入；每一排序单元的信号产生单元包括：第一比较单元，用于在每一个时钟周期，将待排序数据与该排序单元的数据寄存器存储的排序数据进行比较，输出比较信号cpi，i为正整数，且i≤N；第二比较单元，用于在每一个时钟周期，将该排序单元的数据寄存器存储的排序数据的生命值与最大生命值N进行比较，输出删除信号deli；所述控制单元，与所述第一比较单元和第二比较单元连接，用于根据所述比较信号和删除信号生成选择信号；所述控制单元与每一排序单元的第一多路数据选择器的控制端和第二多路数据选择器的控制端连接；所述控制单元在每一个时钟周期通过对应的选择信号控制每一排序单元的第一多路数据选择器输出新的排序数据至数据寄存器，以及在每一个时钟周期通过对应的选择信号控制每一排序单元的第二多路数据选择器输出新的生命值至生命周期寄存器。