[发明专利]一种数据排序电路及排序方法

权利要求书

1.一种数据排序电路，用于对N个数据进行排序，其特征在于，所述数据排序电路包括控制单元和N个排序单元；每一排序单元包括信号产生单元和输出单元；所述N个排序单元线性连接；

每一排序单元的输出单元包括：数据寄存器、生命周期寄存器、第一多路数据选择器和第二多路数据选择器，其中，

数据寄存器，用于在每一个时钟周期输出并存储新的排序数据；

生命周期寄存器，用于在每一个时钟周期输出并存储新生命值，所述新的生命值为所述新的排序数据的生命值；

第一多路数据选择器，该输出单元的数据寄存器的输出、与该排序单元相邻的两个排序单元的数据寄存器的输出以及待排序数据分别作为第一多路数据选择器的输入，所述第一多路数据选择器的输出作为所述数据寄存器的输入；

第二多路数据选择器，该输出单元的生命周期寄存器的输出、与该排序单元相邻的两个排序单元的生命周期寄存器的输出以及最大生命值N分别作为第二多路数据选择器的输入，所述第二多路数据选择器的输出作为所述生命周期寄存器的输入；

每一排序单元的信号产生单元包括：第一比较单元、第二比较单元，其中，

第一比较单元，用于在每一个时钟周期，将待排序数据与该排序单元的数据寄存器存储的排序数据进行比较，输出比较信号cpi，i为正整数，且i≤N；

第二比较单元，用于在每一个时钟周期，将该排序单元的数据寄存器存储的排序数据的生命值与最大生命值N进行比较，输出删除信号deli；

所述控制单元，与所述第一比较单元和第二比较单元连接，用于根据所述比较信号和删除信号生成选择信号；

所述控制单元与每一排序单元的第一多路数据选择器的控制端和第二多路数据选择器的控制端连接；

所述控制单元在每一个时钟周期通过对应的选择信号控制每一排序单元的第一多路数据选择器输出新的排序数据至数据寄存器，以及在每一个时钟周期通过对应的选择信号控制每一排序单元的第二多路数据选择器输出新的生命值至生命周期寄存器。

2.根据权利要求1所述的数据排序电路，其特征在于，所述控制单元包括：

第三多路数据选择器，N个排序单元输出的N个比较信号分别作为第三多路数据选择器的输入，所述第三多路数据选择器输出插入地址；

第四多路数据选择器，N个排序单元输出的N个删除信号分别作为第四多路数据选择器的输入，所述第四多路数据选择器输出删除地址；

比较器，插入地址和删除地址作为所述比较器的输入，所述比较器输出第一控制信号，所述第一控制信号为插入地址和删除地址的位置关系；

第五多路数据选择器，所述第一控制信号以及每一排序单元的地址在删除地址和插入地址的左侧、中间、右侧、与删除地址重合、与插入地址重合与第五多路数据选择器的控制端连接，所述第五多路数据选择器向该排序单元输出选择信号。

3.根据权利要求2所述的数据排序电路，其特征在于，当排序单元的数据寄存器存储的排序数据大于待排序数据时，其第一比较单元输出的比较信号cpi＝1，反之cpi＝0；

所述控制单元根据cp1、cp2、cp3……cpN中第一个为1的cpm控制所述第三多路数据选择器输出第m个排序单元对应的地址，其中，m为正整数且m≤N。

4.根据权利要求2所述的数据排序电路，其特征在于，当排序单元的数据寄存器存储的排序数据的生命值等于最大生命值N，其第二比较单元输出的删除信号deli＝1，否则deli＝0；

所述控制单元根据del1、del1、del3……delN中第一个为1的deln控制所述第四多路数据选择器输出第n个排序单元对应的地址，其中，n为正整数且n≤N。