[发明专利]延迟锁相环电路和操作延迟锁相环电路的方法在审
| 申请号： | 201811477934.9 | 申请日： | 2018-12-05 |
| 公开（公告）号： | CN109905123A | 公开（公告）日： | 2019-06-18 |
| 发明（设计）人： | 金相谦;尹元柱;姜锡龙;张豪埈 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H03L7/081 | 分类号： | H03L7/081 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 史泉;王兆赓 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开延迟锁相环电路和操作延迟锁相环电路的方法。一种延迟锁相环电路包括：占空比检测器，被配置为检测时钟信号的占空比，并基于检测的占空比确定是否执行粗略占空比校正；和延迟锁相环核。延迟锁相环核被配置为：根据占空比检测器的确定，选择性地对所述时钟信号执行粗略占空比校正，在与粗略占空比校正被执行的第二时间段不同的第一时间段期间对所述时钟信号执行粗略锁相，并对所述时钟信号执行精细占空比校正和精细锁相。 | ||
| 搜索关键词： | 占空比校正 时钟信号 延迟锁相环电路 占空比检测器 锁相环电路 延迟锁相环 操作延迟 时间段 精细 占空比确定 占空比 检测 配置 | ||
【主权项】：
1.一种延迟锁相环电路，包括：占空比检测器，被配置为：检测时钟信号的占空比，并基于检测的占空比确定是否执行粗略占空比校正；延迟锁相环核，被配置为：根据占空比检测器的确定，选择性地对所述时钟信号执行粗略占空比校正，在与粗略占空比校正被执行的第二时间段不同的第一时间段期间，对所述时钟信号执行粗略锁相，对所述时钟信号执行精细占空比校正和精细锁相。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811477934.9/，转载请声明来源钻瓜专利网。
