[发明专利]半导体结构以及用于制作半导体结构的方法有效
申请号: | 201811333032.8 | 申请日: | 2018-11-09 |
公开(公告)号: | CN109768009B | 公开(公告)日: | 2022-06-14 |
发明(设计)人: | 罗文勋;张聿骐;徐英杰 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 蒋林清 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体结构以及用于制作半导体结构的方法。所述方法包含:接纳包含第一区和第二区的衬底;形成图案化硬掩模,所述图案化硬掩模包含暴露所述第一区的部分的第一开口和暴露所述第二区的部分的第二开口;在所述第一区中形成第一沟槽且在所述第二区中形成第二沟槽;对所述图案化硬掩模在所述第一区域中的部分和所述衬底从所述第一沟槽暴露的部分执行离子植入;扩大所述第一开口以形成第三开口且扩大所述第二开口以形成第四开口;和通过填充所述第一沟槽形成第一隔离结构且通过填充所述第二沟槽形成第二隔离结构。 | ||
搜索关键词: | 半导体 结构 以及 用于 制作 方法 | ||
【主权项】:
1.一种用于制作半导体结构的方法,其包括:接纳衬底;在所述衬底上方形成图案化硬掩模,所述图案化硬掩模包括至少第一开口;透过所述图案化硬掩模的所述第一开口在所述衬底中形成至少沟槽,且从所述沟槽暴露所述衬底的至少部分;对所述图案化硬掩模和从所述沟槽暴露的所述衬底的所述部分执行离子植入以在所述衬底中形成掺杂区;通过去除所述图案化硬掩模的部分而扩大所述第一开口以在所述沟槽上方形成第二开口;以及通过填充所述沟槽而形成隔离结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811333032.8/,转载请声明来源钻瓜专利网。
- 上一篇:静电吸盘的制造方法及静电吸盘
- 下一篇:改善半导体器件良率的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造