[发明专利]半导体结构以及用于制作半导体结构的方法

权利要求书

1.一种用于制作半导体结构的方法，其包括：

接纳衬底；

在所述衬底上方形成图案化硬掩模，所述图案化硬掩模包括至少第一开口；

透过所述图案化硬掩模的所述第一开口在所述衬底中形成至少一沟槽，且从所述沟槽暴露所述衬底的至少部分；

对所述图案化硬掩模和从所述沟槽暴露的所述衬底的所述部分执行离子植入以在所述衬底中形成掺杂区；

通过去除所述图案化硬掩模的部分而扩大所述第一开口以在所述沟槽上方形成第二开口；

通过填充所述沟槽而形成隔离结构，其中所述通过填充所述沟槽而形成隔离结构进一步包括：

形成绝缘材料以填充所述沟槽，其中所述绝缘材料的顶表面低于所述图案化硬掩模的顶表面；以及

去除所述图案化硬掩模，其中所述隔离结构的顶部隅角高于所述掺杂区的顶表面；以及

在所述衬底上方形成栅极结构，其中所述栅极结构延伸于所述隔离结构的所述顶部隅角上方，所述栅极结构的底部表面与所述掺杂区的所述顶表面接触。

2.根据权利要求1所述的方法，其中所述离子植入包括植入Ge、N或Ar。

3.根据权利要求1所述的方法，其进一步包括在形成所述绝缘材料以填充所述沟槽的之前执行热操作。

4.一种用于制作半导体结构的方法，其包括：

接纳包括界定于其上的第一区和第二区的衬底；

在所述衬底上方形成图案化硬掩模，所述图案化硬掩模包括暴露所述第一区的部分的第一开口和暴露所述第二区的部分的第二开口；

去除所述衬底的部分以透过所述第一开口在所述第一区中形成第一沟槽且透过所述第二开口在所述第二区中形成第二沟槽；

对在所述第一区中的所述图案化硬掩模的部分和从所述第一区中的所述第一沟槽暴露的所述衬底的部分执行离子植入；

扩大所述第一开口以在所述第一沟槽上方形成第三开口且扩大所述第二开口以在所述第二沟槽上方形成第四开口；

形成填充所述第一沟槽的第一隔离结构和填充所述第二沟槽的第二隔离结构，其中所述第一隔离结构的顶部隅角高于所述衬底的顶表面且低于所述图案化硬掩模的顶表面；以及

在所述第一区中形成第一栅极结构，其中所述第一栅极结构延伸于所述第一隔离结构的所述顶部隅角上方。

5.根据权利要求4所述的方法，其中所述第一沟槽的宽度大于所述第二沟槽的宽度。

6.根据权利要求4所述的方法，其进一步包括在执行所述离子植入之前在所述第二区上方形成保护层，和在扩大所述第一开口和扩大所述第二开口之前去除所述保护层。

7.根据权利要求4所述的方法，其中所述离子植入包括植入Ge、N或Ar。

8.根据权利要求4所述的方法，其中所述第一区中的所述图案化硬掩模在所述离子植入之后包括相对于蚀刻剂的第一蚀刻速率，所述第二区中的所述图案化硬掩模在所述离子植入之后包括相对于所述蚀刻剂的第二蚀刻速率，且所述第一蚀刻速率大于所述第二蚀刻速率。

9.根据权利要求4所述的方法，其中所述第一开口与所述第三开口包括第一宽度差，所述第二开口与所述第四开口包括第二宽度差，且所述第一宽度差大于所述第二宽度差。

10.根据权利要求4所述的方法，其中所述形成填充所述第一沟槽的第一隔离结构和填充所述第二沟槽的第二隔离结构进一步包括：

执行热操作；

形成绝缘材料以填充所述第一沟槽和所述第二沟槽，且所述绝缘材料的顶表面低于所述图案化硬掩模的所述顶表面；以及

去除所述图案化硬掩模。

11.根据权利要求10所述的方法，执行所述离子植入以在所述第一沟槽中形成掺杂区。

12.根据权利要求11所述的方法，其中通过所述热操作而使所述掺杂区重新结晶。