[发明专利]一种通过STI减弱TSV热应力的方法在审
| 申请号: | 201811288230.7 | 申请日: | 2018-10-31 |
| 公开(公告)号: | CN109560039A | 公开(公告)日: | 2019-04-02 |
| 发明(设计)人: | 王凤娟;屈晓庆;余宁梅 | 申请(专利权)人: | 西安理工大学 |
| 主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L23/48 |
| 代理公司: | 西安弘理专利事务所 61214 | 代理人: | 常娥 |
| 地址: | 710048*** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明公开了一种通过STI减弱TSV热应力的方法,包括在硅通孔周围的硅衬底上划分出阻止区,阻止区上不设计对应力敏感的器件,在阻止区上生长一层Si3N4和缓冲SiO2作为掩模,在掩膜上光刻出要刻蚀的沟槽图形,刻蚀掉没有被光刻胶保护的掩膜,按照沟槽图形刻蚀沟槽,对刻蚀的沟槽进行氧化硅填充,再进行化学机械抛光,使其平坦化,用热磷酸去除暴露出的Si3N4。本发明通过浅槽隔离工艺在硅通孔周围设置沟槽,既能减弱硅通孔热应力,减少硅通孔热应力对电路性能的影响,又能有效减少阻止区面积,增大有源区面积,减少了阻止区对硅衬底面积的浪费。 | ||
| 搜索关键词: | 硅通孔 热应力 刻蚀 沟槽图形 硅衬底 掩膜 化学机械抛光 光刻胶保护 电路性能 刻蚀沟槽 浅槽隔离 有效减少 平坦化 热磷酸 氧化硅 上光 缓冲 去除 掩模 源区 填充 敏感 生长 暴露 | ||
【主权项】:
1.一种通过STI减弱TSV热应力的方法,其特征在于,包括以下步骤:步骤1,在硅通孔(2)周围的硅衬底(1)上划分出阻止区,所述组织区上不设计对应力敏感的器件;步骤2,在所述阻止区上生长一层Si3N4和缓冲SiO2,作为掩模;步骤3,在步骤2的掩膜上光刻出要刻蚀的沟槽图形;步骤4,刻蚀掉没有被光刻胶保护的掩膜;步骤5,按照步骤3的沟槽图形刻蚀沟槽;步骤6,对步骤5刻蚀的沟槽进行氧化硅填充;步骤7,对步骤6填充后的沟槽进行化学机械抛光,使其平坦化;步骤8,用热磷酸去除暴露出的Si3N4。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安理工大学,未经西安理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811288230.7/,转载请声明来源钻瓜专利网。
- 上一篇:互连结构及方法
- 下一篇:集成电路及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





