[发明专利]一种通过STI减弱TSV热应力的方法

说明书

本发明公开了一种通过STI减弱TSV热应力的方法，包括在硅通孔周围的硅衬底上划分出阻止区，阻止区上不设计对应力敏感的器件，在阻止区上生长一层Si₃N₄和缓冲SiO₂作为掩模，在掩膜上光刻出要刻蚀的沟槽图形，刻蚀掉没有被光刻胶保护的掩膜，按照沟槽图形刻蚀沟槽，对刻蚀的沟槽进行氧化硅填充，再进行化学机械抛光，使其平坦化，用热磷酸去除暴露出的Si₃N₄。本发明通过浅槽隔离工艺在硅通孔周围设置沟槽，既能减弱硅通孔热应力，减少硅通孔热应力对电路性能的影响，又能有效减少阻止区面积，增大有源区面积，减少了阻止区对硅衬底面积的浪费。

技术领域

本发明属于三维集成电路技术领域，具体涉及一种通过STI减弱TSV热应力的方法。

背景技术

由于芯片集成度不断提高，每片上的器件单元数量急剧增加，芯片面积增大，二维芯片发展遇到瓶颈，而各种设备又对芯片面积、体积、功耗、成本及性能都有着更高的要求，于是产生三维集成新技术思路应运而生，其中最具代表性的技术就是硅通孔(ThroughSilicon Vias；TSV)垂直互连技术，但三维集成也在热问题上面临着更加严峻的挑战。由于三维集成更高的集成度会在器件中产生更大能耗，单位面积产热量大幅度提高；同时三维集成的高分子与SiO₂键合层的低热导率也导致散热困难；三维集成的硅通孔TSV和键合引入了更多热力学稳定性对温度更加敏感的机械结构；硅通孔TSV制作工艺过程中，材料经历了从低温到高温再到低温的过程，硅和铜的热膨胀系数有巨大差异，也会在器件内产生严重的热应力。

热应力因会引起载流子迁移率显著改变，进而影响器件性能，而备受关注。据相关文献，100MPa的应力可使MOSFET中载流子的迁移率改变7％，而较大的硅通孔TSV可能会产生1GPa量级的热应力。

由于在工艺过程中，解决方法是在硅通孔TSV周围划分一定的面积阻止区(keep-out zone；KOZ)。在设计KOZ的时候，通过数值仿真或实验，估算载流子迁移率改变的幅度，在器件设计时预留一定的空间，不设计对应力敏感的器件，以此规避热应力的负面影响，但同时也造成了衬底面积的浪费。

发明内容

本发明的目的是提供一种通过STI减弱TSV热应力的方法，解决现有为减弱硅通孔热应力设置的阻止区KOZ占用面积过大，对衬底面积浪费严重的问题。

本发明采用的技术方案是，一种通过STI减弱TSV热应力的方法，具体包括以下步骤：

步骤1，在硅通孔周围的硅衬底上划分阻止区KOZ，所述组织区KOZ上不设计对应力敏感的器件；

步骤2，在所述阻止区上生长一层Si₃N₄和缓冲SiO₂，作为掩模；

步骤3，在步骤2的掩膜上光刻出要刻蚀的沟槽图形；

步骤4，刻蚀掉没有被光刻胶保护的掩膜；

步骤5，按照步骤3的沟槽图形刻蚀沟槽；

步骤6，对步骤5刻蚀的沟槽进行氧化硅填充；

步骤7，对步骤6填充后的沟槽进行化学机械抛光，使其平坦化；

步骤8，用热磷酸去除暴露出的Si₃N₄。

本发明的技术特征还在于，

其中，步骤5中，刻蚀的沟槽具有一定深度和侧墙角度，沟槽底部与侧壁为圆角。

步骤5中，刻蚀的沟槽底部优选圆形。

步骤6中，对填充后的硅衬底进行退火处理。