[发明专利]一种嵌入式闪存结构的形成方法有效

专利信息
申请号: 201811198894.4 申请日: 2018-10-15
公开(公告)号: CN109524406B 公开(公告)日: 2021-03-02
发明(设计)人: 江红;王哲献 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L27/11521 分类号: H01L27/11521;H01L27/11531
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种嵌入式闪存结构的形成方法,包括以下步骤:提供衬底,衬底上包括存储区和逻辑区;在存储区和逻辑区沉积第一浮栅堆叠层,第一浮栅堆叠层包括依次沉积的隧穿氧化层、第一浮栅层和第一掩膜层;同时去除存储区和逻辑区的第一掩膜层;在存储区和逻辑区沉积第二浮栅堆叠层;去除逻辑区上隧穿氧化层以上的所有沉积层;沉积第二掩膜层至存储区和逻辑区;在存储区的第二掩膜层中形成凹槽,在凹槽内形成闪存器件结构。本申请中通过采用一次湿法刻蚀就同时去除存储区和逻辑区的第二掩膜层,减少了去除所述逻辑区所有沉积层所使用的光刻步骤。本发明减少了嵌入式闪存结构的形成方法的工艺步骤,也节约了成本。
搜索关键词: 一种 嵌入式 闪存 结构 形成 方法
【主权项】:
1.一种嵌入式闪存结构的形成方法,其特征在于,包括以下步骤:提供衬底,所述衬底上包括存储区和逻辑区;在所述存储区和所述逻辑区沉积第一浮栅堆叠层,所述第一浮栅堆叠层包括依次沉积的隧穿氧化层、第一浮栅层和第一掩膜层;同时去除所述存储区和所述逻辑区的第一掩膜层;在所述存储区和所述逻辑区沉积第二浮栅堆叠层;去除所述逻辑区所述隧穿氧化层以上的所有沉积层;沉积第二掩膜层至所述存储区和所述逻辑区;在所述存储区的第二掩膜层中形成凹槽,在所述凹槽内形成闪存器件结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811198894.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top