[发明专利]一种片上CAM结构系统及其实现方法

摘要

一种片上CAM结构系统及其实现方法，CAM的结构由时钟复位模块、控制寄存器、CAM控制逻辑模块、比较器模块、定时器、CAM存储体、地址产生模块等组成。本发明特点在于，本发明的CAM实现结构简明，易与其它功能部件时序配合，提高了CAM工作的可靠性，该结构采用定时器计数值作为CAM存取数据的比较匹配值，定时器实现了自动循环计数，提高了CAM的工作效率，减少了控制的开销。CAM结构采用LATCH锁存器设计，在集成电路门级设计中实现一个D触发器需要12个MOS管，实现一个锁存器需要6个MOS管，LATCH锁存器相对于D触发器来说耗用的逻辑资源少，锁存器集成度更高，大大减少了片上晶体管数量，该片上CAM结构设计简单，面积小，便于在芯片上实现。

主权项

1.一种片上CAM结构系统，其特征在于包括：时钟复位模块、控制寄存器、CAM控制逻辑模块、比较器模块、定时器、CAM存储体、地址产生模块；时钟复位模块用于产生系统工作时钟和全局复位信号，将全局复位信号送至控制寄存器，将系统工作时钟和全局复位信号送至CAM控制逻辑模块；控制寄存器，在收到全局复位信号后，从外部接收CAM控制逻辑的控制信息并进行存储，控制信息包括CAM控制逻辑启动信息和CAM存储体数据控制信息，向CAM控制逻辑模块发送CAM控制逻辑启动信息，并向CAM存储体发送CAM存储体数据控制信息；CAM控制逻辑模块，在系统工作时钟和全局复位信号控制下，收到控制寄存器送来的CAM控制逻辑启动信息后，根据CAM控制逻辑启动信息，能够控制CAM存储体从数据总线进行读或写操作；CAM控制逻辑模块，接收比较器模块输出的时间信息，对比较器模块输出的时间信息进行判断，若该时间信息正确，则向CAM存储体发送数据输出信息，若该时间信息不正确，则不发送数据输出信息；地址产生模块，产生CAM存储体地址发送给CAM存储体，并产生定时器的时间输入信息发送给定时器；CAM存储体，在CAM控制逻辑启动信息控制下，能够读取数据总线送来的数据信息并根据CAM存储体地址进行存储，数据总线信息，包括高位时间信息和低位数据信息，当收到CAM控制逻辑模块送来的数据输出信息，能够向数据总线写入低位数据信息；CAM存储体将从存储体阵列中读取的数据信息中的高位时间信息送给比较器模块；定时器在收到地址产生模块送来的时间输入信息后，产生CAM读取数据操作的时间信息；比较器模块，将CAM存储体输出的高位时间信息与定时器送来的CAM读取数据操作的时间信息进行比较，输出比较结果即时间信息。