[发明专利]一种片上CAM结构系统及其实现方法

说明书

一种片上CAM结构系统及其实现方法，CAM的结构由时钟复位模块、控制寄存器、CAM控制逻辑模块、比较器模块、定时器、CAM存储体、地址产生模块等组成。本发明特点在于，本发明的CAM实现结构简明，易与其它功能部件时序配合，提高了CAM工作的可靠性，该结构采用定时器计数值作为CAM存取数据的比较匹配值，定时器实现了自动循环计数，提高了CAM的工作效率，减少了控制的开销。CAM结构采用LATCH锁存器设计，在集成电路门级设计中实现一个D触发器需要12个MOS管，实现一个锁存器需要6个MOS管，LATCH锁存器相对于D触发器来说耗用的逻辑资源少，锁存器集成度更高，大大减少了片上晶体管数量，该片上CAM结构设计简单，面积小，便于在芯片上实现。

技术领域

本发明属于计算机技术领域，涉及高性能处理器、高速I/O电路的设计和制造，特别涉及到一种片上CAM(Content Addressable Memory,内容寻址存储器)结构系统的实现方法。

背景技术

CAM(Content Addressable Memory,内容寻址存储器)是高性能标量处理器、通信交换处理器以及高速I/O接口等多种类型芯片中的重要功能逻辑。区别于传统的静态随机存储器(SRAM)按地址存取的特点，CAM功能是实现按存储内容存取。CAM模块通常与其它功能逻辑组合实现特定功能，如交换处理器中地址学习功能等。具体的，独立的CAM实现结构现有文献中鲜有报道。

一个设计性能好的CAM结构需要满足：运行效率高，占用资源少，面积小等特点，而公开的CAM结构大都采用的是匹配算法结构构建CAM内容匹配算法表，根据输入项内容逐一查找CAM中存储的内容与之匹配来进行CAM的访问，这种结构设计存在运行自动化程度不高，每次均需要系统进行调度，系统开销会比较大的问题，CAM硬件结构多采用传统的触发器逻辑结构设计实现，电路硬件片上实现会存在面积大的问题，不利于在需求微小型化系统领域应用的缺点。

发明内容

本发明解决的技术问题为：针对传统的CAM结构硬件设计复杂程度高，运行效率低，面积大等问题，提出了一种片上CAM结构系统的实现方法，该CAM结构采用定时器时间信息作为输入项，CAM中存储内容的部分信息定义为时间信息与定时器时间信息两者进行匹配比较，若匹配一致则进行CAM取数操作，由于定时器可自动循环计数，不需要调度外部资源减少了系统开销，工作自动化程度高，运行效率高，CAM结构采用LATCH锁存器设计，在集成电路设计中门级实现一个D触发器需要12个MOS管，实现一个锁存器需要6个MOS管，LATCH锁存器相对于D触发器来说耗用的逻辑资源少，锁存器集成度更高，大大减少了片上晶体管数量，从而减小了面积，采用配置寄存器方式进行系统控制，控制方式易于扩展，该CAM结构系统可方便应用在高性能处理器、网络通信交换以及高速I/O类型的芯片上，且可靠性高。

本发明的技术解决方案：一种片上CAM结构系统，包括：时钟复位模块、控制寄存器、CAM控制逻辑模块、比较器模块、定时器、CAM存储体、地址产生模块；

时钟复位模块用于产生系统工作时钟和全局复位信号，将全局复位信号送至控制寄存器，将系统工作时钟和全局复位信号送至CAM控制逻辑模块；

控制寄存器，在收到全局复位信号后，从外部接收CAM控制逻辑的控制信息并进行存储，控制信息包括CAM控制逻辑启动信息和CAM存储体数据控制信息，向CAM控制逻辑模块发送CAM控制逻辑启动信息，并向CAM存储体发送CAM存储体数据控制信息；

CAM控制逻辑模块，在系统工作时钟和全局复位信号控制下，收到控制寄存器送来的CAM控制逻辑启动信息后，根据CAM控制逻辑启动信息，能够控制CAM存储体从数据总线进行读或写操作；

CAM控制逻辑模块，接收比较器模块输出的时间信息，对比较器模块输出的时间信息进行判断，若该时间信息正确(正确即比较器模块输出的所有路时间信息值均为低电平)，则向CAM存储体发送数据输出信息，若该时间信息不正确(即比较器模块输出的所有路时间信息值存在高电平)，则不发送数据输出信息；