[发明专利]基于二维半导体异质结的与/或逻辑门电路及其实现和制备方法有效
| 申请号: | 201811056234.2 | 申请日: | 2018-09-11 |
| 公开(公告)号: | CN109300911B | 公开(公告)日: | 2020-11-27 |
| 发明(设计)人: | 黄如;贾润东;黄芊芊;陈亮 | 申请(专利权)人: | 北京大学 |
| 主分类号: | H01L27/12 | 分类号: | H01L27/12;H03K19/20;H01L21/77 |
| 代理公司: | 北京万象新悦知识产权代理有限公司 11360 | 代理人: | 李稚婷 |
| 地址: | 100871*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明公开了一种基于二维半导体异质结的与/或逻辑门电路及其实现和制备方法。利用两个具有单向导电性的二维半导体异质PN结并联,再配合固定电阻,即可以实现与/或逻辑功能。通过栅压的改变调节二维半导体异质结的单向导电性的方向,实现从PN结到NP结的变化。当二维半导体异质结处于不同的单向导电的方向时,能够分别实现与逻辑功能,或逻辑功能,即通过改变栅压,可以实现与/或逻辑的转变。本发明器件制备工艺简单,电路实现容易,大大降低电路面积,可实现大规模集成。 | ||
| 搜索关键词: | 基于 二维 半导体 异质结 逻辑 门电路 及其 实现 制备 方法 | ||
【主权项】:
1.一种基于二维半导体异质结的与/或逻辑门电路,包括一个二维半导体异质结器件和一个外接的固定电阻,其中:所述二维半导体异质结器件包括绝缘衬底,以及绝缘衬底上的第一二维半导体材料;在所述第一二维半导体材料上方,两端分别有第二二维半导体材料和第三二维半导体材料与之形成纵向堆叠,并形成两个单向导电性方向相同的异质PN结,且所述第二二维半导体材料和第三二维半导体材料之间互不相连;两个异质PN结共用的电极位于第一二维半导体材料上方,非共用电极分别位于第二二维半导体材料和第三二维半导体材料上方;所述外接的固定电阻连接两个异质PN结共用的电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811056234.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





