[发明专利]基于随机延时S盒的可防御碰撞攻击的高速AES加密电路

摘要

本发明提出基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，AES加密电路为全展开结构，由10轮轮变换单元构成，通过流水线技术提高电路吞吐率，加快电路处理速度。其中轮变换单元中的字节替换单元基于并行S盒结构，通过为每个S盒的输入端和输出端分别添加一个随机延时，破坏碰撞攻击检测条件，达到防御碰撞攻击的目的。本发明与传统的碰撞攻击防御措施相比能够极大的减小电路面积。

主权项

1.基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，其特征在于，加密电路的明文和密钥均为128位，所述加密电路包括：十轮轮变换单元和密钥扩展单元；前一轮轮变换单元的输出数据作为后一轮轮变换单元的输入数据，第一轮轮变换单元的输入数据为明文和初始密钥异或后的加密数据；每一轮轮变换单元的输入数据同时输入密钥扩展单元进行密钥扩展，得到当前轮的轮密钥并输入本轮轮变换单元中的密钥加单元；第一至第九轮轮变换单元结构相同，均包括依次连接的字节替换单元、行位移单元、列混合单元和密钥加单元；而第十轮轮变换单元包括依次连接的字节替换单元、行位移单元和密钥加单元；其中，字节替换单元通过S盒电路实现字节替换功能，字节替换单元包括16个并联的支路，每个支路包括依次串联的第一延时单元、S盒电路和第二延时单元；定义第i个支路中的第一延时单元的延时值为T₁ⁱ，第二延时单元的延时值为T₁ⁱ从集合[0，T，2T，…，15T]中随机选取，T₁ⁱ的取值唯一，T表示单个时钟；轮变换单元的输入数据分为16个8位数据包，分别输入所述16个支路，第i个支路对输入的数据包先进行T₁ⁱ个时钟的延时后送入S盒电路实现字节替换，字节替换的结果再经过个时钟的延时后输出；16个支路的输出结果合并为128位数据，作为本轮轮变换中字节替换的结果并送入本轮轮变换单元中的行位移单元；行位移单元、列混合单元分别对输入的数据进行行位移操作、列混合操作；密钥加单元将输入的数据与轮密钥进行异或后输出；第十轮轮变换单元的输出结果即为所述加密电路的加密结果。