[发明专利]基于随机延时S盒的可防御碰撞攻击的高速AES加密电路

权利要求书

1.基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，其特征在于，加密电路的明文和密钥均为128位，所述加密电路包括：

十轮轮变换单元和密钥扩展单元；前一轮轮变换单元的输出数据作为后一轮轮变换单元的输入数据，第一轮轮变换单元的输入数据为明文和初始密钥异或后的加密数据；每一轮轮变换单元的输入数据同时输入密钥扩展单元进行密钥扩展，得到当前轮的轮密钥并输入本轮轮变换单元中的密钥加单元；

第一至第九轮轮变换单元结构相同，均包括依次连接的字节替换单元、行位移单元、列混合单元和密钥加单元；而第十轮轮变换单元包括依次连接的字节替换单元、行位移单元和密钥加单元；

其中，字节替换单元通过S盒电路实现字节替换功能，字节替换单元包括16个并联的支路、第一寄存器、第二寄存器、异或器、16个第一计数器、16个第二计数器；

每个支路包括依次串联的第一延时单元、S盒电路和第二延时单元；定义第i个支路中的第一延时单元的延时值为第二延时单元的延时值为从集合[0，T，2T，…，15T]中随机选取，的取值唯一，T表示单个时钟；

当第i支路的8位数据输入时，加载第一寄存器中的延时值并开始计数，当计数达到时，将输入的8位数据送入所在支路的S盒电路进行字节替换，字节替换结果输入时，加载第二寄存器中的延时值并开始计数，当计数达到时，将本支路字节替换的结果输出；

轮变换单元的输入数据分为16个8位数据包，分别输入所述16个支路，第i个支路对输入的数据包先进行个时钟的延时后送入S盒电路实现字节替换，字节替换的结果再经过个时钟的延时后输出；16个支路的输出结果合并为128位数据，作为本轮轮变换中字节替换的结果并送入本轮轮变换单元中的行位移单元；

行位移单元、列混合单元分别对输入的数据进行行位移操作、列混合操作；密钥加单元将输入的数据与轮密钥进行异或后输出；第十轮轮变换单元的输出结果即为所述加密电路的加密结果。

2.根据权利要求1所述的基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，其特征在于，所述十轮轮变换单元中，相邻两个轮变换单元间插入有寄存器，形成轮间流水线结构。