[发明专利]一种半导体存储器老化测试核心板

摘要

本发明属于半导体存储器老化测试技术领域，公开了一种半导体存储器老化测试核心板，根据上位机的参数配置实时产生测试向量，输出各种类型的测试信号、各种测试图形，并对测试信号进行延时调整、加强驱动、波形控制的处理，以及对电源信号进行补偿，产生更精准的测试信号的电源信号；提升了用户对测试波形的自定义能力和灵活性；测试核心板具有分区的存储器，将测试过程中实时对比测试的数据分区保存，通过分区存储的数据对失效DUT测试过程进行控制和失效分析，实现了老化测试中对单个DUT测试过程的控制和失效分析；通过存储器譬如DRAM提供的存储空间保存每颗DUT的每一个IO足够长的测试信息，从而能够让DUT厂商对各批次失效DUT进行统计分析，改善良率，提升产品可靠性。

主权项

1.一种半导体存储器老化测试核心板，其特征在于，包括中央处理器，用于实现测试核心板与外部上位机之间的通信，接收外部上位机的测试指令，根据测试指令控制测试核心板上其他各功能模块，并将测试核心板上各功能单元返回的测试结果上传到上位机；与中央处理器具有连接的电源时钟模块，用于为测试核心板提供工作电源和时钟；与中央处理器具有通信连接的测试逻辑模块，用于按照中央处理器指令生成测试信号；并用于将各被测器件的测试结果发送到相应的存储区；并用于对测试结果进行失效分析，将失效信息发送到中央处理器上传给外部上位机；与测试逻辑模块具有通信连接的存储器，所述存储器具有分区，优选包括引脚缓冲存储区、坏块存储区、数据失效存储区和/或数据缓冲存储区；与测试逻辑模块具有连接的器件电源供应器，所述器件电源供应器具有用于连接被测器件的接口；所述器件电源供应器通过所述接口向被测器件提供工作电源；与测试逻辑模块具有连接的比较器，所述比较器具有接收被测器件信号的输入接口，用于采集被测器件IO管脚上的电压电流并与预设参考电平进行比对，根据比对结果输出高低电平信号给测试逻辑模块，由测试逻辑模块判断是否与期望值一致，并将不一致时的被测器件的失效信息分区保存到所述存储器。