[发明专利]一种半导体存储器老化测试核心板

权利要求书

1.一种半导体存储器老化测试核心板，其特征在于，包括

中央处理器，用于实现测试核心板与外部上位机之间的通信，接收外部上位机的测试指令，根据测试指令控制测试核心板上其他各功能模块，并将测试核心板上各功能单元返回的测试结果上传到上位机；

与中央处理器具有连接的电源时钟模块，用于为测试核心板提供工作电源和时钟；

与中央处理器具有通信连接的测试逻辑模块，用于按照中央处理器指令生成测试信号；并用于将各被测器件的测试结果发送到相应的存储区；并用于对测试结果进行失效分析，将失效信息发送到中央处理器上传给外部上位机；所述失效分析包括：将从DUT IO管脚上采集到的数据与预设数据进行对比，判断数据是否错误，并将错误的数据、地址信息保存到存储区；判断数据采样窗口是否合理，并给出采样位置和调整方向；判断施加到DUT IO上的测试信号的时间、电平是否与预设一致，并测量出偏差提供给上位机校准；对数据进行分类、整理、打包，提供标准函数接口方便调用；

与测试逻辑模块具有通信连接的存储器，所述存储器具有分区，优选包括引脚缓冲存储区、坏块存储区、数据失效存储区和/或数据缓冲存储区；

与测试逻辑模块具有连接的器件电源供应器，所述器件电源供应器具有用于连接被测器件的接口；所述器件电源供应器通过所述接口向被测器件提供工作电源；

与测试逻辑模块具有连接的比较器，所述比较器具有接收被测器件信号的输入接口，用于采集被测器件IO管脚上的电压电流并与预设参考电平进行比对，根据比对结果输出高低电平信号给测试逻辑模块，由测试逻辑模块判断是否与期望值一致，并将不一致时的被测器件的失效信息分区保存到所述存储器；

还包括与测试逻辑模块具有连接的引脚驱动电路，引脚驱动电路具有用于连接被测器件的接口；所述引脚驱动电路用于对测试逻辑模块输出的测试信号进行驱动增加、时延调整。

2.如权利要求1所述的半导体存储器老化测试核心板，其特征在于，所述器件电源供应器接收测试逻辑模块发送的控制信息，以及电源时钟模块提供的电压电流，在所述控制信息作用下对接收的电压电流进行调整后输出给被测器件的电源管脚；所述器件电源供应器还用于采集被测器件电源管脚上的电压电流进行测量，将结果发送到测试逻辑模块。

3.如权利要求1或2所述的半导体存储器老化测试核心板，其特征在于，还包括与测试逻辑模块具有连接的精密测量单元，精密测量单元具有用于接收被测器件信号的输入接口，用于对被测器件的输入输出电流进行测量。

4.如权利要求1或2所述的半导体存储器老化测试核心板，其特征在于，所述测试逻辑模块与存储器之间的数据传输采用DDR3/DDR4/DDR5控制接口，所述存储器采用DRAM时数据宽度采用8bit/16bit，采用SO-DIMM时数据宽度采用64bit/128bit。

5.如权利要求1或2所述的半导体存储器老化测试核心板，其特征在于，所述测试逻辑模块包括

程序控制器，接收中央处理器发送的测试指令并进行译码转化成可执行数据，并用于对测试时序和流程进行控制；

算法图形产生器，接收程序控制器的输出信号，根据上位机的参数配置实时产生测试向量；

波形控制器以及作用于波形控制器的时序产生器，所述时序产生器用于产生测试时序；所述波形控制器用于根据参数设置以及测试时序对测试向量进行波形编码，形成最终的测试信号；

输入输出单元，用于将波形控制器产生的测试信号发送到被测器件；并用于接收被测器件的反馈信号；

比较功能单元，用于将输入输出单元发送的被测器件反馈信号与期望值进行对比，判断是否与期望值一致，并将不一致时的被测器件的信息保存到存储器。

6.如权利要求5所述的半导体存储器老化测试核心板，其特征在于，所述算法图形产生器还内置有多种随机信号生成多项式，和/或用户自定义的测试图形。