[发明专利]阵列基板及其制作方法在审
| 申请号： | 201810962128.4 | 申请日： | 2018-08-22 |
| 公开（公告）号： | CN108828862A | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 黄北洲 | 申请（专利权）人： | 惠科股份有限公司 |
| 主分类号： | G02F1/1362 | 分类号： | G02F1/1362 |
| 代理公司： | 深圳精智联合知识产权代理有限公司 44393 | 代理人： | 邓铁华 |
| 地址： | 518000 广东省深圳市宝安区石岩街道水田村民*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种阵列基板的制作方法，包括：在基底上形成第一金属层，第一金属层包括栅电极；在第一金属层上依次形成绝缘层、半导体层；在半导体层上形成第二金属层，第二金属层包括源电极和漏电极；在第二金属层上形成钝化层并在钝化层中形成接触孔；以及在钝化层上形成像素电极层并使像素电极层通过接触孔连接第二金属层；其中，源电极与栅电极部分重叠形成第一重叠区域、第一非重叠区域以及连接第一重叠区域和第一非重叠区域的第一过渡区域，源电极上第一过渡区域的宽度不小于第一非重叠区域的宽度。本发明实施例还提供一种阵列基板。本发明实施例可以降低第二金属层断线可能性，提高产品合格率。 | ||
| 搜索关键词： | 第二金属层 第一金属层 非重叠区域 阵列基板 钝化层 源电极 像素电极层 半导体层 过渡区域 重叠区域 接触孔 栅电极 绝缘层 产品合格率 漏电极 断线 基底 制作 | ||
【主权项】：
1.一种阵列基板的制作方法，其特征在于，包括：在基底上形成第一金属层，所述第一金属层包括栅电极；在所述第一金属层上依次形成绝缘层、半导体层；以及在所述半导体层上形成第二金属层，所述第二金属层包括源电极和漏电极；其中，所述源电极与所述栅电极部分重叠形成第一重叠区域、第一非重叠区域以及连接所述第一重叠区域和所述第一非重叠区域的第一过渡区域，所述源电极上所述第一过渡区域的宽度不小于所述第一非重叠区域的宽度；所述漏电极与所述栅电极部分重叠形成第二重叠区域、第二非重叠区域以及连接所述第二重叠区域和所述第二非重叠区域的第二过渡区域，所述漏电极上所述第二过渡区域的宽度不小于所述第三非重叠区域的宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司，未经惠科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810962128.4/，转载请声明来源钻瓜专利网。
