[发明专利]阵列基板及其制作方法

说明书

本发明实施例公开了一种阵列基板的制作方法，包括：在基底上形成第一金属层，第一金属层包括栅电极；在第一金属层上依次形成绝缘层、半导体层；在半导体层上形成第二金属层，第二金属层包括源电极和漏电极；在第二金属层上形成钝化层并在钝化层中形成接触孔；以及在钝化层上形成像素电极层并使像素电极层通过接触孔连接第二金属层；其中，源电极与栅电极部分重叠形成第一重叠区域、第一非重叠区域以及连接第一重叠区域和第一非重叠区域的第一过渡区域，源电极上第一过渡区域的宽度不小于第一非重叠区域的宽度。本发明实施例还提供一种阵列基板。本发明实施例可以降低第二金属层断线可能性，提高产品合格率。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。

背景技术

薄膜晶体管(Thin Film Transistor，TFT)是在玻璃或塑料基板等非单 晶片上通过溅射、化学沉积工艺形成制造电路必需的各种膜，通过对膜的 加工制作大规模半导体集成电路。目前薄膜晶体管基板通常是采用4次/5 次光刻工艺制作的。在制作过程中，薄膜晶体管基板上各金属层一般是完 全重叠，不仅占用较大空间，对生产成本也有影响。因此，薄膜晶体管基 板各金属层的设计以及各层薄膜线路的规划影响着面板的各项性能，同时 也影响产品合格率和生产成本。

发明内容

因此，本发明的实施例提供一种阵列基板及其制作方法，可以降低金 属层线路断线的可能性。

本发明实施例提供了一种阵列基板的制作方法，包括：在基底上形成 第一金属层，所述第一金属层包括栅电极；在所述第一金属层上依次形成 绝缘层、半导体层；在所述半导体层上形成第二金属层，所述第二金属层 包括源电极和漏电极；在所述第二金属层上形成钝化层并在所述钝化层中 形成接触孔；以及在所述钝化层上形成像素电极层并使所述像素电极层通 过所述接触孔连接所述第二金属层；其中，所述源电极与所述栅电极部分重叠形成第一重叠区域、第一非重叠区域以及连接所述第一重叠区域和所 述第一非重叠区域的第一过渡区域，所述源电极上所述第一过渡区域的宽 度不小于所述第一非重叠区域的宽度；所述漏电极与所述栅电极部分重叠 形成第二重叠区域、第二非重叠区域以及连接所述第二重叠区域和所述第 二非重叠区域的第二过渡区域，所述漏电极上所述第二过渡区域的宽度不 小于所述第三非重叠区域的宽度。。

在本发明的一个实施例中，所述第一金属层还包括扫描线，所述第二 金属层还包括数据线；所述数据线与所述扫描线部分重叠形成第三重叠区 域、第三非重叠区域以及连接所述第三重叠区域和所述第三非重叠区域的 第三过渡区域，所述数据线上的所述第三过渡区域的宽度大于所述第三非 重叠区域的宽度。

在本发明的一个实施例中，所述阵列基板的制造方法还包括：在所述 第二金属层上形成钝化层并在所述钝化层中形成接触孔；以及在所述钝化层 上形成像素电极层并使所述像素电极层通过所述接触孔连接所述第二金属层。

在本发明的一个实施例中，所述第一金属层还包括扫描线和公共电压 线，所述第二金属层还包括数据线；所述公共电压线位于由所述扫描线和 所述数据线垂直交叉形成多个交错区域内、且不与所述扫描线和所述数据 线相连；所述扫描线设置有开口；所述公共电压线包括第一走线，所述第 一走线端部设置有开孔，所述第一走线垂直于所述扫描线、且延伸至所述 扫描线的所述开口内，并与所述开口保持一预设距离。

另一方面，本发明实施例提供一种阵列基板，包括：基底；第一金属 层，位于所述基底上，所述第一金属层包括栅电极；绝缘层，设置在所述 第一金属层上；半导体层，设置在所述绝缘层上；以及第二金属层，设置 在所述半导体层上，所述第二金属层包括源电极和漏电极，其中，所述源 电极与所述栅电极部分重叠形成第一重叠区域、第一非重叠区域以及连接 所述第一重叠区域和所述第一非重叠区域的第一过渡区域，所述源电极上 所述第一过渡区域的宽度不小于所述第一非重叠区域的宽度；所述漏电极 与所述栅电极部分重叠形成第二重叠区域、第二非重叠区域以及连接所述 第二重叠区域和所述第二非重叠区域的第二过渡区域，所述漏电极上所述 第二过渡区域的宽度不小于所述第二非重叠区域的宽度。