[发明专利]一种晶体管的制作方法在审
| 申请号： | 201810872540.7 | 申请日： | 2018-08-02 |
| 公开（公告）号： | CN109037074A | 公开（公告）日： | 2018-12-18 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 深圳市诚朗科技有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/423 |
| 代理公司： | 深圳市知顶顶知识产权代理有限公司 44504 | 代理人： | 马世中 |
| 地址： | 518000 广东省深圳市罗湖区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种晶体管的制作方法，方法包括：提供第一导电类型的衬底和外延层；在所述外延层上表面形成氧化层；在所述氧化层和外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；刻蚀去除所述氧化层和栅氧化层；在所述外延层上表面形成多晶硅氧化层和外延层氧化层；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述第二沟槽内形成第二导电类型的深体区；在所述体区和所述深体区形成第一导电类型的源区，本发明通过改变VDMOS的制作流程，形成精确的第二沟槽及第二沟槽形成的深体区，使器件的开启电压更加稳定，减小了体区电阻，提升了器件EAS能力，降低了生产制作的成本。 | ||
| 搜索关键词： | 外延层 上表面 氧化层 深体 体区 第一导电类型 导电类型 栅氧化层 制作 晶体管 侧壁 多晶硅氧化层 沟槽形成 开启电压 栅极结构 多晶硅 衬底 电阻 减小 刻蚀 源区 去除 填充 生产 | ||
【主权项】：
1.一种晶体管的制作方法，其特征在于，所述方法包括：提供第一导电类型的衬底和外延层；在所述外延层上表面形成氧化层；在所述氧化层和所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；刻蚀去除所述氧化层和所述栅氧化层；在所述外延层上表面形成多晶硅氧化层和外延层氧化层；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述第二沟槽内形成第二导电类型的深体区；在所述体区和所述深体区形成第一导电类型的源区；在所述外延层上表面形成介质层；在所述晶体管的上表面形成源极金属层，在所述晶体管下表面形成漏极金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市诚朗科技有限公司，未经深圳市诚朗科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810872540.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种晶体管及其制作方法
- 下一篇：一种薄膜晶体管的制作方法、晶体管和显示基板
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
