[发明专利]一种改善铜沉积富积的方法有效
申请号: | 201810847327.0 | 申请日: | 2018-07-27 |
公开(公告)号: | CN109037148B | 公开(公告)日: | 2021-06-15 |
发明(设计)人: | 陈红闯;王鹏;龙俊舟 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种改善铜沉积富积的方法,其中包括:提供一半导体结构,半导体结构包括一衬底,衬底具有用以形成互连结构的沟槽;还包括以下步骤:步骤S1、通过等离子体溅射工艺处理沟槽以使沟槽开口处圆滑;步骤S2、于沟槽的表面形成一阻挡层;步骤S3、于一第一偏压功率下,阻挡层的表面生成一具有第一预定厚度的第一种子层;步骤S4、于一第二偏压功率下,第一种子层的表面生成一具有第二预定厚度的第二种子层;第一预定厚度大于第二预定厚度。本发明的技术方案有益效果在于:公开一种改善铜沉积富积的方法,步骤简单,成本低,通过改善沟槽开口处的圆滑度和沟槽侧壁的覆盖率,来满足小尺寸线宽的铜沉积的要求,有效改善沟槽开口处的富积率。 | ||
搜索关键词: | 一种 改善 沉积 方法 | ||
【主权项】:
1.一种改善铜沉积富积的方法,其特征在于,包括:提供一半导体结构,所述半导体结构包括一衬底,所述衬底具有用以形成互连结构的沟槽;还包括以下步骤:步骤S1、通过等离子体溅射工艺处理所述沟槽以使所述沟槽开口处圆滑;步骤S2、于所述沟槽的表面形成一阻挡层;步骤S3、于一第一偏压功率下,所述阻挡层的表面生成一具有第一预定厚度的第一种子层;步骤S4、于一第二偏压功率下,所述第一种子层的表面生成一具有第二预定厚度的第二种子层;所述第一预定厚度大于所述第二预定厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810847327.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种金属互联层中接触孔的制备方法
- 下一篇:无缺陷穿硅通孔结构的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造