[发明专利]一种具有低压低电容触发特性的瞬态电压抑制器

摘要

一种具有低压低电容触发特性的瞬态电压抑制器，属于集成电路的静电放电防护及抗浪涌领域。主要包括：P衬底、N阱、P阱、第一P+注入区、第一N+注入区、第二P+注入区、第二N+注入区，多晶硅栅及其覆盖的薄栅氧化层、第三N+注入区和金属线。通过在SCR结构中嵌入MOS、二极管及特殊的金属布线设计，形成二极管辅助触发SCR的电流路径，以及MOS辅助触发SCR的电流路径，以降低器件的触发电压，提高器件电过应力鲁棒性。可在减小器件面积的同时，降低器件的寄生电容，增强器件的ESD、浪涌防护效能。

主权项

1.一种具有低压低电容触发特性的瞬态电压抑制器，其特征在于：该瞬态电压抑制器包括：P衬底(101)、N阱(102)、P阱(103)、第一P+注入区(104)、第一N+注入区(105)、第二P+注入区(106)、第二N+注入区(107)，多晶硅栅(108)及其覆盖的薄栅氧化层(109)、第三N+注入区(110)和金属线；其中，在P衬底(101)的表面区域从左至右依次设有N阱(102)和P阱(103)，P衬底(101)的左侧边缘与N阱(102)的左侧边缘相连，N阱(102)的右侧边缘与P阱(103)的左侧边缘相连，P阱(103)的右侧边缘P衬底(101)的右侧边缘相连；在N阱(102)的表面区域设有第一P+注入区(104)，第一N+注入区(105)、第二P+注入区(106)和第二N+注入区(107)横跨在N阱(102)和P阱(103)的表面区域之间；在P阱(103)的表面区域从左到右依次设有多晶硅栅(108)及其覆盖的薄栅氧化层(109)、第三N+注入区(110)，第一N+注入区(105)、第二P+注入区(106)和第二N+注入区(107)沿器件宽度方向依次对齐排列，且第一N+注入区(105)、第二P+注入区(106)和第二N+注入区(107)的右侧边缘均与多晶硅栅(108)及其覆盖的薄栅氧化层(109)的左侧边缘相连，第三N+注入区(110)的左侧边缘与多晶硅栅(108)及其覆盖的薄栅氧化层(109)的右侧边缘相连；所述的金属线用于连接注入区和多晶硅栅，并从金属线中引出两个电极，作为两个电学应力终端。