[发明专利]一种具有低压低电容触发特性的瞬态电压抑制器

权利要求书

1.一种具有低压低电容触发特性的瞬态电压抑制器，其特征在于：该瞬态电压抑制器包括：P衬底(101)、N阱(102)、P阱(103)、第一P+注入区(104)、第一N+注入区(105)、第二P+注入区(106)、第二N+注入区(107)，多晶硅栅(108)及其覆盖的薄栅氧化层(109)、第三N+注入区(110)和金属线；

其中，在P衬底(101)的表面区域从左至右依次设有N阱(102)和P阱(103)，P衬底(101)的左侧边缘与N阱(102)的左侧边缘相连，N阱(102)的右侧边缘与P阱(103)的左侧边缘相连，P阱(103)的右侧边缘P衬底(101)的右侧边缘相连；

在N阱(102)的表面区域设有第一P+注入区(104)，第一N+注入区(105)、第二P+注入区(106)和第二N+注入区(107)横跨在N阱(102)和P阱(103)的表面区域之间；在P阱(103)的表面区域从左到右依次设有多晶硅栅(108)及其覆盖的薄栅氧化层(109)、第三N+注入区(110)，第一N+注入区(105)、第二P+注入区(106)和第二N+注入区(107)沿器件宽度方向依次对齐排列，且第一N+注入区(105)、第二P+注入区(106)和第二N+注入区(107)的右侧边缘均与多晶硅栅(108)及其覆盖的薄栅氧化层(109)的左侧边缘相连，第三N+注入区(110)的左侧边缘与多晶硅栅(108)及其覆盖的薄栅氧化层(109)的右侧边缘相连；

所述的金属线用于连接注入区和多晶硅栅，并从金属线中引出两个电极，作为两个电学应力终端；

所述金属线与注入区、多晶硅栅的连接方式为：第一P+注入区(104)与第一金属(201)相连，第一N+注入区(105)与第二金属(202)相连，第二P+注入区(106)与第三金属(203)相连，第二N+注入区(107)与第四金属(204)相连，第二金属(202)、第三金属(203)和第四金属(204)均与第五金属(205)相连；多晶硅栅(108)与第六金属(206)相连，第三N+注入区(110)与第七金属(207)相连；

第一金属(201)与第八金属(208)相连，从第八金属(208)引出第一电极(301)，作为器件的第一电学应力终端；

第六金属(206)和第七金属(207)均与第九金属(209)相连，从第九金属(209)引出第二电极(302)，作为器件的第二电学应力终端。

2.如权利要求1所述的一种具有低压低电容触发特性的瞬态电压抑制器，其特征在于：由第一P+注入区(104)与N阱(102)构成二极管D1，由P阱(103)与第三N+注入区(110)构成二极管D2，第二P+注入区(106)、第一N+注入区(105)、第二N+注入区(107)均与所述第五金属(205)相连，当电学应力施加在器件的两个电学应力终端之间时，二极管D1和二极管D2能形成正向导通辅助触发路径，减小器件面积，降低器件的寄生电容和触发电压。

3.如权利要求1或2所述的一种具有低压低电容触发特性的瞬态电压抑制器，其特征在于：由第一N+注入区(105)、多晶硅栅(108)及其覆盖的薄栅氧化层(109)、第三N+注入区(110)构成的第一NMOS管，由第二N+注入区(107)、多晶硅栅(108)及其覆盖的薄栅氧化层(109)、第三N+注入区(110)构成的第二NMOS管，当电学应力施加在器件的两个电学应力终端之间时，形成MOS辅助触发路径，提高器件的电流泄放能力，增强器件的ESD防护及抗浪涌鲁棒性。

4.如权利要求1或2所述的一种具有低压低电容触发特性的瞬态电压抑制器，其特征在于：当电学应力施加在器件的两个电学应力终端之间时，随着应力的不断增大，首先，形成由二极管D1与二极管D2构成的串联电流泄放路径，接着，形成由第一NMOS管与第二NMOS管构成的并联电流泄放路径，最后，形成由第一P+注入区(104)、N阱(102)、P阱(103)和第三N+注入区(110)构成的SCR电流泄放路径，提高器件的电流泄放能力，增强器件的ESD防护及抗浪涌能力。

5.如权利要求3所述的一种具有低压低电容触发特性的瞬态电压抑制器，其特征在于：当电学应力施加在器件的两个电学应力终端之间时，随着应力的不断增大，首先，形成由二极管D1与二极管D2构成的串联电流泄放路径，接着，形成由第一NMOS管与第二NMOS管构成的并联电流泄放路径，最后，形成由第一P+注入区(104)、N阱(102)、P阱(103)和第三N+注入区(110)构成的SCR电流泄放路径，提高器件的电流泄放能力，增强器件的ESD防护及抗浪涌能力。