[发明专利]一种高维持MOS辅助触发SCR结构的瞬态电压抑制器

摘要

一种高维持MOS辅助触发SCR结构的瞬态电压抑制器，属于集成电路的静电放电防护及抗浪涌领域，可用于提高芯片的抗ESD能力。该器件包括嵌入式MOS、SCR、BJT结构和金属线，其中由PNP、NPN与PMOS辅助SCR结构的正向ESD电流泄放路径，以及由NPN、PNP与NMOS辅助触发SCR结构的反向ESD电流泄放路径SD电流泄放路径，不仅具有低触发、高维持电压的小电压回滞特性，还具有强ESD鲁棒性，与单向瞬态器相比，所述瞬态电压抑制器的单位面积ESD防护能力强。

主权项

1.一种高维持MOS辅助触发SCR结构的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括P衬底(100)、深N阱(101)、N阱(102)、P阱(103)、第一P+注入区(104)、第二P+注入区(105)、第三P+注入区(106)、第四P+注入区(107)、第一N+注入区(108)、第二N+注入区(109)、第三N+注入区(110)、第四N+注入区(111)、第一多晶硅栅(114)以及其覆盖的第一薄栅氧化层(112)、第二多晶硅栅(115)以及其覆盖的第二薄栅氧化层(113)和金属线；其中，P衬底(100)上设置深N阱(101)，在深N阱(101)的表面区域的从左至右依次设有N阱(102)、P阱(103)，深N阱(101)的左侧边缘与N阱(102)的左侧边缘相连，N阱(102)的右侧边缘与P阱(103)的左侧边缘相连，P阱(103)的右侧边缘与深N阱(101)的右侧边缘相连；在N阱(102)的表面区域从左至右依次设有第一P+注入区(104)、第二P+注入区(105)、第三P+注入区(106)和第一多晶硅栅(114)以及其覆盖的第一薄栅氧化层(112)；在P阱(103)的表面区域从左至右依次设有第二多晶硅栅(115)以及其覆盖的第二薄栅氧化层(113)、第二N+注入区(109)、第三N+注入区(110)和第四N+注入区(111)；第四P+注入区(107)和第一N+注入区(108)沿器件宽度方向对齐排列，且保持一定安全距离，第四P+注入区(107)和第一N+注入区(108)均跨接在N阱(102)和P阱(103)的表面区域；由第三P+注入区(106)、第一多晶硅栅(114)以及其覆盖的第一薄栅氧化层(112)、第四P+注入区(107)构成PMOS管，由第一N+注入区(108)、第二多晶硅栅(115)以及其覆盖的第二薄栅氧化层(113)、第二N+注入区(109)构成NMOS管；所述金属线用于连接注入区和多晶硅栅，并从金属线中引出两个电极，用作所述瞬态电压抑制器的正向导通和反向导通回路。