[发明专利]双分离栅闪存的参考电流产生电路

摘要

本发明公开了一种双分离栅闪存的参考电流产生电路，存储单元包括带有浮栅的第一和三栅极结构和二者间的第二栅极结构，阵列结构由多个存储单元进行行列排列而成；参考电流产生电路由两行参考存储单元组成，各参考存储单元的结构和存储单元的结构相同；第一行参考存储单元输出由一个以上的参考存储单元的第一信息存储位对应的第一参考位线电流以及第二行参考存储单元输出由一个以上的参考存储单元的第二信息存储位对应的第二参考位线电流，对各第一和二参考位线电流取平均值得到最终参考电流。本发明能减少存储单元的两个不同信息存储位受到制程工艺偏差的影响而对读取效果带来的不利影响，提高存储单元的两个不同信息存储位的读取效果的一致性。

主权项

1.一种双分离栅闪存的参考电流产生电路，其特征在于，双分离栅闪存的存储单元包括：第一栅极结构、第二栅极结构、第三栅极结构、第一源漏区和第二源漏区；所述第一栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；所述第二栅极结构由形成于半导体衬底表面的第三栅介质层和多晶硅栅组成；所述第二栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；由位于所述第一源漏区和所述第二源漏区之间的所述半导体衬底组成沟道区；所述第一栅极结构、所述第二栅极结构和所述第三栅极结构排列在所述第一源漏区和所述第二源漏区之间的所述沟道区表面上，由所述第一栅极结构、所述第二栅极结构和所述第三栅极结构共同控制所述沟道区表面的沟道的形成；所述第一栅极结构作为第一信息存储位，所述第三栅极结构作为第二信息存储位；所述第二栅极结构的多晶硅栅作为所述存储单元的选择栅；双分离栅闪存的阵列结构由多个存储单元行列排列而成，排列方式为：同一行中的各所述存储单元的所述第一栅极结构的多晶硅栅都连接到对应行的第一控制栅极线，同一行中的各所述存储单元的所述第三栅极结构的多晶硅栅都连接到对应行的第二控制栅极线，同一行中的各所述存储单元的所述第二栅极结构的多晶硅栅都连接到对应行的字线；同一列中的各所述存储单元的所述第一源漏区都连接到对应列的第一位线，同一列中的各所述存储单元的所述第二源漏区都连接到对应列的第二位线；所述第一信息存储位读出时的源极线为所述第一位线以及位线电流输出线为所述第二位线；所述第二信息存储位读出时的源极线为所述第二位线以及位线电流输出线为所述第一位线；参考电流产生电路由两行参考存储单元组成，各所述参考存储单元的结构和所述存储单元的结构相同；同一行中的各所述参考存储单元的所述第一栅极结构的多晶硅栅都连接到对应行的第一参考控制栅极线，同一行中的各所述参考存储单元的所述第三栅极结构的多晶硅栅都连接到对应行的第二参考控制栅极线，同一行中的各所述参考存储单元的所述第二栅极结构的多晶硅栅都连接到对应行的参考字线；两行所述参考存储单元中的第一行参考存储单元输出由一个以上的所述参考存储单元的第一信息存储位对应的第一参考位线电流取平均形成的第一平均值电流；两行所述参考存储单元中的第二行参考存储单元输出由一个以上的所述参考存储单元的第二信息存储位对应的第二参考位线电流取平均形成的第二平均值电流；由所述第一平均值电流和所述第二平均值电流的平均值电流作为最终参考电流。