[发明专利]用于BNN硬件加速器的双向并行处理卷积加速系统有效
| 申请号： | 201810480881.X | 申请日： | 2018-05-18 |
| 公开（公告）号： | CN108665063B | 公开（公告）日： | 2022-03-18 |
| 发明（设计）人： | 潘红兵;查羿;王宇宣;朱杏伟;秦子迪;姚鑫;李丽;何书专;李伟 | 申请（专利权）人： | 南京大学 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 南京汇盛专利商标事务所(普通合伙) 32238 | 代理人： | 陈扬;吴扬帆 |
| 地址： | 210046 江苏省南*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于BNN硬件加速器的双向数据级并行处理卷积加速系统包括：存储单元，用于存储输入的激励数据、卷积核参数以及该层卷积运算结束后的结果；运算控制器，控制各个卷积层之间数据的传递、激励的输入与读取卷积核参数的读取、参数运算以及计算结果的存储；卷积运算模块，根据所述控制器指令，读取缓冲单元里的数据和参数，完成卷积操作；数据搬运模块，根据运算控制器的配置信息，将所有参数与激励数据从片外DDR搬运至片上存储器。通过增加运算资源和数据存储资源的开销，大大提高了运算吞吐率。 | ||
| 搜索关键词： | 用于 bnn 硬件 加速器 双向 并行 处理 卷积 加速 系统 | ||
【主权项】：
1.一种用于BNN硬件加速器的双向并行处理卷积加速系统，其特征在于，包括：存储单元，设置于每一卷积层上，分别用于存储输入的激励数据、卷积核参数以及该层卷积运算结束后的结果；一个运算控制器，控制各个卷积层之间数据的传递、激励的输入与读取卷积核参数的读取、参数运算以及计算结果的存储；卷积运算模块，根据所述控制器指令，读取缓冲单元里的数据和参数，完成卷积操作；数据搬运模块，根据运算控制器的配置信息，一次性将所有参数与激励数据从片外DDR搬运至片上存储器，以减少访问片外存储器的次数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京大学，未经南京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810480881.X/，转载请声明来源钻瓜专利网。
